UM10204
I2C バス仕様およびユーザーマニ ュ アル
Rev. 5.0J — 2012 年 10 月 9 日
（日本語翻訳 11 月 2 日）
ユーザーマニ ュ アル
こ の日本語訳資料は、 参考資料と し てご提供し てお り ます。 英語版の
オ リ ジ ナル資料は頻繁に更新 されま す。最終的なご確認は最新の英語
版ユーザーマニ ュ アルをご参照 く だ さ い。
文書情報
情報
内容
キーワー ド
I2C、 I2 C バス、 Standard-mode、 Fast-mode、 Fast-mode Plus、 Fm+、
Ultra Fast-mode、 UFm、 Hispeed、 Hs、 イ ン タ ー IC、 SDA、 SCL、
USDA、 USCL
概要
フ ィ リ ッ プ ス ・ セ ミ コ ン ダ ク タ ーズ （現在 ： NXP セ ミ コ ン ダ ク タ ーズ）
は、 効率的な IC （デバ イ ス） 間制御 を シ ン プルに実現するシ ン プルな 2
線式双方向バスを開発 し ま し た。 このバスは I2C バス (Inter-IC バス ) と 呼
ばれ、 シ リ ア ル ・ デ ー タ ラ イ ン （SDA） と シ リ ア ル ・ ク ロ ッ ク ラ イ ン
（SCL） の 2 本のバス ラ イ ン で構成 さ れま す。 Standard-mode では最大
100kbit/s、 Fast-mode では最大 400kbit/s、 Fast-mode Plus （Fm+） では
最大 1Mbit/s、 High-speed （Hs-mode） では最大 3.4Mbit/s の、 8 ビ ッ ト 単
位のシ リ アル双方向デー タ 転送が可能です。 Ultra Fast-mode （UFm） で
は、 単方向、 最大 5Mbit/s のデー タ 転送が可能です。
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
改定履歴
Rev
日付
説明
v.4
ユーザーマニ ュ アル更新
20121009
•
•
•
変更
3.1.7 章 「ク ロ ッ ク 同期」 ： 「ア イ ド ル （バス）」 を 「フ リ ー （バス）」 に変更
3.1.8 章 「調停」：「ア イ ド ル（バス）」を「フ リ ー（バス）」に変更
3.1.12 章 「予約済のア ド レ ス」：
– 「1111 1xx」 の R/W ビ ッ ト を 1 に し 「将来の機能拡張に予約」 を 「デバ イ ス ID」 に変更
– 第 3 パ ラ グ ラ フの古い記述 を削除
•
3.1.17 章 「デバイ ス ID」：
–
–
–
–
•
番号 を付けた リ ス ト の中の 「ス タ ー ト ・ コ マン ド 」 を 「ス タ ー ト コ ン デ ィ シ ョ ン」 に
番号 を付けた リ ス ト の中の 「ス ト ッ プ ・ コ マン ド 」 を 「ス ト ッ プ コ ン デ ィ シ ョ ン」 に
注釈の 「NACK コ マン ド 」 を 「NACK」 に
表 4 「割当済の メ ーカ ー ID」 を更新
3.2.8 章 「10 ビ ッ ト ア ド レス指定」：
– 第 1 パ ラ グ ラ フ第 3 文。 「NA1」 を 「W 」 に。 第 4 文か ら 「NA2」 を削除
– 図 29 を更新
•
•
3.2.9 章 「UFm の予約済ア ド レ ス」 ： 第 3 文を削除
7.2.1 章 「fSCL 周波数の低下」 ：
– 「70％か ら 70％＆」 「30％から 30％」 の記述訂正
v.4
20120213
ユーザーマニ ュ アル Rev.4
v.3
20070619
今日、多 く のア プ リ ケーシ ョ ン ではよ り 長 さ の長いバス、高速なス ピー ド が求められま す。Fast-mode
Plus は、Fast-mode と Standard-mode のスピー ド お よび ソ フ ト ウ ェ ア コ マン ド と の下位互換性を維
持 し なが ら ド ラ イ ブ強度 を 10 倍に高め、 デー タ 転送レー ト を 1Mbit/s に高速化する こ と で このよ う
なニーズへ応え られる よ う に開発 さ れま し た。
v2.1
2000
I2 C バス仕様のバージ ョ ン 2.1
v2.0
1998
I2 C バスは、 世界の メ ー カー 50 社以上に ラ イ セ ンス提供 され、 1,000 を超える様々な IC に実装 さ れ
てい る世界的なデフ ァ ク ト ス タ ンダー ド と な っ てい ま す。 し か し 、 今日の多 く の ア プ リ ケーシ ョ ン
ではよ り高速なバス速度 と 低い電源電圧への対応が求め られていま す。今回ア ッ プデー ト さ れた I2 C
バス仕様の新 し いバージ ョ ンは、 これ らのニーズに応える ものです。
v1.0
1992
I2 C バス仕様のバージ ョ ン 1.0
Original 1982
初版
お問い合わせ先
詳細は弊社 Web サイ ト を ご覧 く だ さ い ： http://www.nxp.com
お近 く のオ フ ィ スの住所につい ては電子 メ ールでお問合せ く だ さ い ： salesaddresses@nxp.com
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
2 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
1. は じ めに
I2 C バスは、 世界の メ ー カー 50 社以上が製造し ている 1,000 を超える様々な IC （デバイ
ス） に採用 されてお り 、 世界的なデ フ ァ ク ト ス タ ン ダー ド と な っ てい ます。 ま た、 シ ステ
ム管理バス （SMBus）、 パワーマネージ メ ン ト バス （PMBus）、 イ ン テ リ ジ ェ ン ト ・ プ ラ ッ
ト フ ォーム ・ マネージ メ ン ト ・ イ ン タ ー フ ェ ース （IPMI）、 表示デー タ チ ャ ネル （DDC）、
ア ド バン ス ト ・ テ レ コ ム ・ コ ン ピ ュ ーテ ィ ング ・ アーキテ ク チ ャ （ATCA） など、 多様な
コ ン ト ロールアーキテ ク チ ャ で使われてい ます。
本書は、 デバイ スおよびシ ステムの設計担当者を対象に、 I2C バスの機能と 実際的なア プ
リ ケーシ ョ ンの実装方法につい て、理解が深め られる よ う に編集さ れてい ます。様々な動
作モー ド の説明と 共に、 バスデー タ転送、 ハン ド シ ェ ー ク、 バス調停スキームについ ての
総合的な説明があ り ます。 ま た、動作モー ド ご と のタ イ ミ ングお よび電気特性を説明する
セ ク シ ョ ン も用意さ れてい ます。
I2 C 互換チ ッ プの設計は、 本書に記載 された内容に従っ て行わなければな り ません。 ま た
I2 C デバイ ス を含むシ ステムの設計には、 本書と 各デバイ スのデー タ シー ト を参照する よ
う に し て く だ さ い。
2. I2C バスの特徴
家電、 通信器、 産業のそれぞれのエ レ ク ト ロ ニ ク スは、 一見相互に関連性がない よ う に見
える ますが、 多 く の類似点があ り ます。 た と えば、 ほぼすべてのシ ステムに共通する要素
として ：
• イ ン テ リ ジ ェ ン ト な制御機能。 通常はシ ングルチ ッ プ ・ マ イ ク ロ コ ン ト ロー ラ。
• 汎用回路。 LCD ド ラ イバや LED ド ラ イバ、 リ モー ト I/O ポー ト 、 RAM、 EEPROM、
リ アルタ イム ク ロ ッ ク、 A/D コ ンバー タ や D/A コ ンバー タ な ど。
• ア プ リ ケーシ ョ ン固有の回路。 ラ ジオやビデオ ・ シ ステムのデジ タ ル ・ チ ューニング
や信号処理、 温度センサー、 スマー ト カー ド など。
フ ィ リ ッ プ ス ・ セ ミ コ ンダ ク タ ーズ （現在の NXP セ ミ コ ンダ ク タ ーズ） は、 こ れらのシ
ステムの類似点に着目し 、 回路を単純化、 ハー ド ウ ェ アの利用効率を高め、 よ り よい設計
を実現する ための IC 間制御を行 う シ ン プルな 2 線式双方向バスを開発し ま し た。 こ のバ
スを 「Inter IC バス」 ま たは 「I2C バス」 と 呼びます。 すべての I2C バス対応デバイ スに
はチ ッ プ上に イ ン タ ー フ ェ ース （オ ン チ ッ プ イ ン タ ー フ ェ ース） が搭載さ れてい るので、
I2 C バス と 直接相互に通信で き ます。 こ れに よ り デジ タ ル制御回路設計のイ ン タ ー フ ェ ー
スに関する多 く の問題が解決でき ます。
I2 C バスには次のよ う な特徴があ り ます。
• 必要なバス ラ イ ンは 2 本のみ － シ リ アル ・ デー タ ラ イ ン （SDA） と シ リ アル ・ ク
ロ ッ ク ラ イ ン （SCL）。
• バスに接続さ れてい る各デバイ スを固有のア ド レ スに よ っ て指定でき 、常に シ ン プル
なマス タ / スレーブの関係で通信を行い ます － マス タ はマス タ ト ラ ン ス ミ ッ タ ま た
はマス タ レ シーバと し て動作し ます。
• 真のマルチマス タ バス － 複数のマス タ が同時にデー タ 転送を開始し た場合のデー タ
の破壊を防止する衝突検出と 調停機能を備えます。
• Standard-mode （ス タ ンダー ド モ ー ド :Sm） では最大 100kbit/s、 Fast-mode （フ ァ ー
ス ト モ ー ド :Fm） では最大 400 kbit/s、 Fast-mode Plus （ フ ァ ース ト モ ー ド プ ラ ス
:Fm+） では最大 1Mbit/s、 High-speed （ハイ ス ピ ー ド モ ー ド ;Hs-mode） では最大
3.4Mbit/s の 8 ビ ッ ト 単位シ リ アル双方向デー タ 転送が可能。
• Ultra Fast-mode （ウル ト ラ フ ァ ース ト モー ド :UFm） では最大 5Mbit/s の 8 ビ ッ ト 単
位、 シ リ アル片方向デー タ 転送が可能。
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
3 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
• オ ン チ ッ プ ・ フ ィ ル タ リ ングに よ っ てバスデー タ ラ イ ンのスパ イ ク を除去。
• 同一バスに接続可能な IC の数をは、 バスの最大容量で制限さ れます。 条件に よ り 拡
張可能。 7.2 章を参照。
I2 C バスア プ リ ケーシ ョ ンの例を下図 （図 1） に示 し ま す。
I2C
A/D or D/A
Converters
I 2C
General Purpose
I/O Expanders
I2C
LED Controllers
I2C
DIP Switches
VDD4
I2C
Slave
VDD5
I2C
Repeaters/
Hubs/Extenders
VDD0
I2C Port
via HW or
Bit Banging
VDD2
PCA9541
I2C
Master Selector/
Demux
I2C
Multiplexers
and Switches
VDD1
I2C
Bus Controllers
I2C
Serial EEPROMs
MCUs
LCD Drivers
(with I2C)
8
I2C
Real Time Clock/
Calendars
MCUs
I2C
Temperature
Sensors
VDD3
Bridges
(with I2C)
SPI
UART
USB
002aac858
図 1.
I2C バスア プ リ ケーシ ョ ンの例
2.1 設計担当者に と っ ての メ リ ッ ト
I2 C バス対応のデバイ ス を使用する こ と で、 機能ブ ロ ッ ク図の作成から試作ま でのシ ステ
ム設計過程の時間を短縮でき ます。 ま た追加回路な し で I2C バスへ直接接続でき る ため、
試作シ ステムの変更やア ッ プグ レー ド も簡単にデバイ スの接続、取り 外し だけ で実行でき
ます。
特に設計担当者に と っ て役立つ I2 C バス対応 IC の機能は …
• ブ ロ ッ ク図の核機能ブ ロ ッ クが実際の IC に対応し てい る ため、 ブ ロ ッ ク図から最終
的な配線図を短時間で作成可能。
• I2C バス イ ン タ ーフ ェ ースがすでに チ ッ プ に内蔵されてい るため、直接接続が可能 （バ
ス イ ン タ ー フ ェ ースの設計が不要）。
• ア ド レ ス指定お よびデー タ 転送プ ロ ト コ ルが統合さ れてい るので、シ ステムを ソ フ ト
ウ ェ ア で定義可能。
• 多 く の場合、同じ タ イ プのデバイ スを様々な異なる ア プ リ ケーシ ョ ンに再利用する こ
と が可能。
• 機能ブ ロ ッ ク と し ての I2C 対応デバイ スの再利用が可能。 繰り 返し 使 う こ と で設計担
当者の習熟度が向上し 、 設計に要する時間を短縮でき ます。
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
4 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
• バス上の他の回路に影響を与える こ と な く 、 シ ステムへのデバイ スを追加 ・ 削除が可
能。
• 障害診断と デバッ グの実行が簡単 － 不具合の ト レースが容易。
• ソ フ ト ウ ェ ア ・ モ ジ ュールを再利用可能な ラ イ ブ ラ リ と し て組み立てる手法で、 ソ フ
ト ウ ェ アの開発期間を短縮
こ れらの メ リ ッ ト に加え、 幅広い互換性を有し てい る I2 C バスの CMOS IC は、 携帯機器
やバッ テ リ ー式のシ ステムなど で特に役立つ様々な機能をデザイナに提供し ます。
•
•
•
•
超低電流消費
優れた ノ イズ耐性
幅広い電源電圧範囲
幅広い動作温度範囲
2.2 メ ー カーに と っ ての メ リ ッ ト
I2 C バス対応 IC はデザイナ を支援する だけ でな く 、 設備機器の メ ー カーに も幅広い範囲
で数多 く の メ リ ッ ト を も た ら し ます。
• シ ン プルな 2 線式シ リ アルであ る ため、 ワ イヤの接続本数が最小限で済みます。 IC
のピ ン数と プ リ ン ト 基板上の配線を少な く し 、よ り 小型で低価格のプ リ ン ト 基板を実
現。
• I2C バスプ ロ ト コルに準拠し て動作するため、ア ド レスデコ ーダや他の 「グルーロジ ッ
ク」 が不要。
• I2C バスはマルチマス タ バスであ る ため、 機器外部から マス タ を接続し て短時間でテ
ス ト や調整を行 う こ と が可能。
• 様々な リ ー ド レ ス ・ パッ ケージ で提供 ― さ ら なる省スペース化をサポー ト
こ れらの メ リ ッ ト はほんの一部に過ぎません。 こ れに加え、 I2C 対応デバイ スの利用で柔
軟なシ ステム設計が可能に な り 、派生品の開発や最新技術対応を素早行えます。 た と えば
基本モデルをベースに し た製品フ ァ ミ リ 展開や、新型や機能強化モデル （ メ モ リ やリ モ コ
ンの追加など） を開発する場合も、 適切なデバイ ス をバス上に接続する だけです。 よ り 大
容量の ROM が必要 と な っ た場合で も、NXP の製品フ ァ ミ リ から大容量 ROM を実装し た
マ イ ク ロ コ ン ト ロー ラ を選択する だけ で済みます。古い IC を新し い IC に取り 替える こ と
でデバイ スへの新機能を追加し 、 パフ ォーマン スを高める こ と も可能です。
2.3 デバイ ス （IC） 設計担当者の メ リ ッ ト
マ イ ク ロ コ ン ト ロー ラの設計担当者には、 常に少ピ ン化が求め られています。 I2C を使え
ば、 個別のア ド レス信号やチ ッ プ イ ネーブル （チ ッ プ セレ ク ト ） 信号な し に、 多様なペ リ
フ ェ ラルを接続でき ます。 I2C イ ン タ ー フ ェ ースに対応し たマ イ ク ロ コ ン ト ロー ラは市場
で有利です。なぜな ら既に多 く のペ リ フ ェ ラルデバイ スがこ のイ ン タ ー フ ェ ースを持っ て
お り 、 こ れら を有効に使 う こ と ができ る ためです。
3. I2C バスプ ロ ト コル
3.1 I2C バスプ ロ ト コ ル － Standard-mode （ス タ ンダー ド モー ド ： Sm） 、
Fast-mode （フ ァ ース ト モー ド ： Fm）、 Fast-mode Plus （フ ァ ース ト モー
ド プ ラ ス ： Fm+）
2 本の線、 シ リ アルデー タ （SDA） と シ リ アルク ロ ッ ク （SCL） に よ っ て、 バスに接続さ
れたデバイ ス間での情報の転送を行い ます。各デバイ スはそれぞれ固有のア ド レ スで認識
さ れ （マ イ ク ロ コ ン ト ロー ラ、 LCD ド ラ イバ、 メ モ リ 、 キーボー ド イ ン タ ー フ ェ ースな
ど）、 その機能に応じ て ト ラ ン ス ミ ッ タ （送信側） やレ シーバ （受信側） と し て動作し ま
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
5 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
す。 た と えば LCD ド ラ イバはレ シーバのみの機能を、 メ モ リ はデー タ の ト ラ ン ス ミ ッ タ
/ レシ ーバ両方の機能を備えま す。 デー タ 転送時の各デバイ スは、 ト ラ ン ス ミ ッ タ お よび
レ シーバの機能に加え、 マス タ ま たはスレーブ と し ての役割を実行し ます。 マス タ デバイ
スは、 バス上でデー タ転送を開始 し、 転送を行 う ためのク ロ ッ ク信号を出力し ます。 マス
タ 側か ら ア ド レ ス指定 さ れたデバ イ スはスレーブ と な り ます。
表 1.
I2 C バス － 用語解説
用語
説明
ト ラ ンス ミ ッ タ
バスにデー タ を送信するデバイ ス
レ シーバ
バスか らデー タ を受信するデバイ ス
マス タ
転送の開始 と 終了を行 う 。 転送時の ク ロ ッ ク信号を出力
スレーブ
マス タ か ら ア ド レ ス指定 さ れるデバイ ス
マルチマス タ
メ ッ セージ を壊す こ と な く 、 複数のマス タ が同時にバスを制御 し ます
調停 （アービ ト レー
シ ョ ン）
複数のマス タ か ら同時にバス制御が試行 さ れた と き に、 メ ッ セージ を壊す
こ と な く 1 つのマス タ のみに制御を認める手順
同期化
複数のデバイ ス間の ク ロ ッ ク信号を同期する手順
バスはマルチマス タ バスである ため、 バスの制御を行 う デバイ スを複数接続する こ と
が可能です。 一般にマ イ ク ロ コ ン ト ローラが、 マス タ デバイ ス と な り ま す。 例と し て、 2
つのマ イ ク ロ コ ン ト ロー ラ間のデー タ 転送を説明し ます （図 2 参照）。
I2 C
LCD
DRIVER
MICRO CONTROLLER
A
STATIC
RAM OR
EEPROM
SDA
SCL
GATE
ARRAY
ADC
MICRO CONTROLLER
B
mbc645
図 2.
UM10204
ユーザー マニ ュ アル
2 つのマ イ ク ロ コ ン ト ロ ーラ を使用する I2C バス構成の例
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
6 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
こ の例では、 I2 C バス上のマス タ / スレーブの関係と ト ラ ン ス ミ ッ タ / レ シーバの関係を
説明し てい ます。 こ れらの関係は永続的な ものではな く 、 その時点におけ るデー タ の転送
方向に よ っ て変化し ます。 デー タ 転送の流れは次のと お り です。
1. マ イ ク ロ コ ン ト ロー ラ A がマ イ ク ロ コ ン ト ロー ラ B に情報を送信する場合。
– マ イ ク ロ コ ン ト ロー ラ A （マス タ ） が、 マ イ ク ロ コ ン ト ロー ラ B （ス レーブ） の
ア ド レ スを指定
– マ イ ク ロ コ ン ト ロー ラ A （マス タ ト ラ ン ス ミ ッ タ ） が、 マ イ ク ロ コ ン ト ロー ラ B
（スレーブ レ シーバ） にデー タ を送信
– マ イ ク ロ コ ン ト ロー ラ A が、 転送を終了
2. マ イ ク ロ コ ン ト ロー ラ A がマ イ ク ロ コ ン ト ロー ラ B から情報を受信する場合。
– マ イ ク ロ コ ン ト ロー ラ A （マス タ ） が、 マ イ ク ロ コ ン ト ロー ラ B （ス レーブ） の
ア ド レ スを指定
– マ イ ク ロ コ ン ト ロー ラ A （マス タ レ シーバ） が、 マイ ク ロ コ ン ト ローラ B （スレー
ブ ト ラ ン ス ミ ッ タ ） か らのデー タ を受信
– マ イ ク ロ コ ン ト ロー ラ A が、 転送を終了
こ の受信の例の場合で も、 転送タ イ ミ ン グ と 終了はマス タ （マ イ ク ロ コ ン ト ローラ A） が
生成し ます。
複数のマ イ ク ロ コ ン ト ローラが I2C バスに接続さ れた環境では、 複数のマス タ が同時に
デー タ 転送を開始する場合があ り ます。こ のよ う な状況で混乱が生じ ない よ う にする ため
に、 調停の手順が定義さ れてい ます。 こ の手順は、 I2C バスへのすべてのイ ン タ ー フ ェ ー
スがワ イヤー ド AND 接続さ れている こ と を利用し ています。
複数のマス タ がバスへの情報の転送を試行し た場合、 一方のマス タが 「1」 を出力、 他方
のマス タ が 「0」 を出力し た時に、 「1」 を出力 し た側が制御を失いま す。 調停が行われて
い る間のク ロ ッ ク信号は、複数のマス タ が出力する こ と に な り ますが、SCL 線のワ イヤー
ド AND 接続を用いた同期が行われます （調停の詳細は 3.1.8 章を参照）。
I2 C バスのク ロ ッ ク信号は常にマス タ デバイ スが出力し ます。 それぞれのマス タは、 デー
タ を転送する際に ク ロ ッ ク を出力し ます。 マス タ が出力する ク ロ ッ ク信号を、低速スレー
ブや調停中の他のマス タ が LOW に保持する こ と で引き伸ばすこ とがで き ま す。
シ ステム構成と その役割に よ る、 I2 C バス仕様の必須／オ プシ ョ ン機能を下表 （表 2） に
示し ます。
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
7 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
表 2.
I2 C バスプ ロ ト コル機能の適用について
必須、
O = オ プ シ ョ ン、 n/a = 適用不可
M=
機能
構成
ス タ ー ト コ ンデ ィ シ ョ ン
単一マス タ
M
マルチ マス タ
M
ス レーブ [1]
M
ス ト ッ プ コ ンデ ィ シ ョ ン
M
M
M
アクノ リ ッ ジ
M
M
M
同期化
n/a
M
n/a
調停
n/a
M
n/a
クロ ッ クス ト レ ッ チ
O[2]
O[2]
O
7 ビ ッ ト ス レーブ ア ド レス
M
M
M
10 ビ ッ ト ス レーブ ア ド レス O
O
ゼネ ラ ル コールア ド レ ス
O
O
O
O
O
O
O
ス タ ー ト バイ ト
n/a
O[3]
n/a
デバイ ス ID
n/a
n/a
O
ソ フ ト ウェ アリ セッ ト
[1]
スレー ブ と し て機能す る マス タ に も 該当
[2]
ク ロ ッ ク ス ト レ ッ チは、 一部のスレー ブが備える機能です。 シ ステムに ク ロ ッ ク を ス ト レ ッ チ （SCL を
LOW にホール ド ） でき る スレー ブがない場合、 こ れを処理でき る よ う に マス タ を設計す る必要はあ り ませ
ん。
[3]
「ビ ッ ト バンギン グ」 （ ソ フ ト ウ ェ ア エ ミ ュ レーシ ョ ン） マルチマス タ シ ステムの場合はス タ ー ト バイ ト を
用い る こ と ができ ます。 3.1.15 章参照。
3.1.1 SDA と SCL
SDA と SCL はど ち ら も双方向の信号ラ イ ン で、電流源ま たはプルア ッ プ抵抗を通じ てプ
ラ スの電源電圧に接続 さ れま す （図 3） 。 バスが フ リ ー状態の場合、 ど ち ら のラ イ ン も
HIGH に な り ます。 ワ イ ヤー ド AND での接続であ る ため、 デバイ スの出力段はオープ ン
ド レ イ ン ま た は オ ー プ ン コ レ ク タ で な く ては な り ま せ ん。 Standard-mode で は最大
100kbit/s、 Fast-mode では最大 400kbit/s、 Fast-mode Plus では最大 1Mbit/s、 High-speed
では最大 3.4Mbit/s のデー タ 転送が可能です。バスに接続でき る イ ン タ ー フ ェ ースの数は、
バスの静電容量に よ っ て制限さ れます。
単一のマス タ で、バス上に ク ロ ッ ク ス ト レ ッ チを行 う デバイ スが存在し なければ、 マス タ
の SCL 出力を プ ッ シ ュ プル駆動に し て も構い ません。
VDD1 =
5 V ± 10 %
CMOS
Rp
CMOS
VDD2
VDD3
NMOS
BIPOLAR
Rp
SDA
SCL
002aac860
VDD2、 VDD3 はデバイ スに依存 （た と えば 12 V）
図 3.
UM10204
ユーザー マニ ュ アル
電源電圧が異なるデバイ スで同 じ バスを共有
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
8 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
3.1.2 SDA と SCL の論理レ ベル
2C バスには様々な製造テ ク ノ ロ ジ （CMOS、 NMOS、 バイ ポー ラ） を基盤に し たデバイ
スを接続する ため、 論理 「0」 （LOW） と 「1」 （HIGH） は固定ではな く 、 使われる VDD
のレベル依存と し てい ます。入力リ フ ァ レ ン ス ( 基準 ) レベルは VDD の 30% お よび 70%、
VIL は 0.3VDD、 VIH は 0.7VDD に設定さ れます。 図 38 のタ イ ミ ング図を参照し て く だ
さ い。 一部の古いデバイ スの入力レベルは、 固定の VIL = 1.5V と VIH = 3.0V と な っ てい
ますが、すべての新し いデバイ スは 30% と 70% の仕様に準拠し なければな り ません。電
気的特性仕様の詳細は 6 章を参照し て く だ さ い。
I
3.1.3 デー タ の有効性
ク ロ ッ クが HIGH 期間にあ る と き、 SDA ラ イ ンのデー タ は安定し てい なければな り ませ
ん。 デー タ ラ イ ンの HIGH ま たは LOW の状態の変更は、 SCL ラ イ ンのク ロ ッ ク信号が
LOW の場合にのみ可能です （図 4）。 転送さ れるデー タ ビ ッ ト 毎に ク ロ ッ クパルスが 1 回
生成さ れます。
SDA
SCL
data line
stable;
data valid
図 4.
change
of data
allowed
mba607
I2C バスでのビ ッ ト 転送
3.1.4 ス タ ー ト （START） コ ンデ ィ シ ョ ン と ス ト ッ プ （STOP） コ ンデ ィ シ ョ ン
すべての ト ラ ンザ ク シ ョ ンは START （S） で始ま り 、 STOP （P） で終了 し ま す （図 5）。
SCL が HIGH の期間の、SDA ラ イ ンの HIGH から LOW への変化を ス タ ー ト コ ンデ ィ シ ョ
ン、 LOW から HIGH への変化をス ト ッ プ コ ンデ ィ シ ョ ン と定義 し ま す。
SDA
SCL
S
P
START condition
STOP condition
mba608
図 5.
ス タ ー ト コ ンデ ィ シ ョ ン と ス ト ッ プ コ ンデ ィ シ ョ ン
ス タ ー ト / ス ト ッ プ コ ンデ ィ シ ョ ンは、 常に マス タ が生成し ます。 ス タ ー ト コ ンデ ィ シ ョ
ンの後、 バスはビジ ー状態 と な り ます。 ス ト ッ プ コ ンデ ィ シ ョ ンの後、 一定の時間が経過
する と バスはフ リ ー状態と な り ます。 バスのフ リ ー状況は 6 章で規定さ れます。
ス ト ッ プ コ ン デ ィ シ ョ ン ではな く リ ピ ー ト ス タ ー ト コ ン デ ィ シ ョ ン （repeated START
condition : Sr） が生成 される と、 バスはビ ジー状態のま ま置かれます。 機能の点におい て
ス タ ー ト コ ンデ ィ シ ョ ン （S） と リ ピー ト ス タ ー ト コ ンデ ィ シ ョ ン （Sr） は全 く 同じ です。
以降、 本マニ ュ アルでは特に 「Sr」 と 記載し ない限り 、 「S」 はス タ ー ト コ ンデ ィ シ ョ ン
と リ ピー ト ス タ ー ト コ ンデ ィ シ ョ ンの両方を意味し ます。
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
9 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
バス イ ン タ ーフ ェ ースがハー ド ウ ェ ア で実装 さ れていれ るデバ イ スでは、 ス タ ー ト コ ン
デ ィ シ ョ ンやス ト ッ プ コ ンデ ィ シ ョ ンの検出はど ち ら も容易で し ょ う 。 し かし た と えば、
専用のイ ン タ ー フ ェ ース を備えてい ないマ イ ク ロ コ ン ト ロー ラがこ れを認識する ために
は、 ク ロ ッ ク 期間ご と に最低 2 回の SDA ラ イ ンのサン プ リ ング を実行し なければな り ま
せん。
3.1.5 バイ ト ・ フ ォ ーマ ッ ト
SDA ラ イ ン上のすべてのバイ ト は、 8 ビ ッ ト 長でなければな り ません。 1 回の転送で送る
こ と ができ るバイ ト 数に制限はあ り ません。各バイ ト には必ず、 ア ク ノ リ ッ ジ ビ ッ ト が続
き ます。デー タ 転送は、MSB フ ァ ース ト ( 最上位ビ ッ ト から最下位ビ ッ ト の順で転送 ) で
行われます （図 6）。 スレーブ側はマス タ を強制的に待機状態と する ために ク ロ ッ ク ラ イ
ン SCL を LOW に保持する こ と ができ ます。 た と えばスレーブが自身の内部割り 込み処
理など、 他の機能を実行する間、 次の送信ま たは受信の準備が出来る ま で、 マス タ を待た
せる こ と ができ ます． スレーブ内で次のデー タ バイ ト を処理する準備が整 う と 、 ク ロ ッ ク
ラ イ ン SCL を リ リ ース し デー タ 転送を継続 し ます。
P
SDA
acknowledgement
signal from slave
MSB
SCL
S or Sr
1
2
7
8
9
1
2
ACK
START or
repeated START
condition
byte complete,
interrupt within slave
Sr
acknowledgement
signal from receiver
3 to 8
9
Sr or P
ACK
STOP or
repeated START
condition
clock line held LOW
while interrupts are serviced
002aac861
図 6.
I2C バスでのデー タ 転送
3.1.6 ア ク ノ リ ッ ジ （ACK） と ノ ッ ト ・ ア ク ノ リ ッ ジ （NACK）
ア ク ノ リ ッ ジは、各バイ ト の後に付け られます。 ア ク ノ リ ッ ジ ビ ッ ト は受信側から送信側
に対し 、 バイ ト 受信の成功 と、 次のバイ ト の送信を し て構わない こ と を通知し ます。 ア ク
ノ リ ッ ジの 9 番目のク ロ ッ クパルスを含め、 すべてのク ロ ッ クパルスはマス タ が出力し
ます。
ア ク ノ リ ッ ジ信号は次のよ う に定義さ れます ： ア ク ノ リ ッ ジ ク ロ ッ クパルスの期間、 ト ラ
ン ス ミ ッ タ は SDA ラ イ ン を リ リ ース し ます． レ シーバは SDA ラ イ ン を LOW に引っ張
り 、 ク ロ ッ クパルスが HIGH の間は、 LOW の状態を保持し ます （図 4）。 セ ッ ト ア ッ プ時
間と ホール ド 時間は規定通り であ る こ と が必要です （図 6 参照）。
9 番目のク ロ ッ ク パルスの間に SDA が HIGH であ る場合 を、 ノ ッ ト ・ ア ク ノ リ ッ ジ
（NACK） と 定義し ます。 マス タ はス ト ッ プ コ ンデ ィ シ ョ ン を生成し て転送を中止するか、
リ ピー ト ス タ ー ト コ ンデ ィ シ ョ ン を生成し て新た な転送を開始で き ます。 NACK を発生
さ せる条件は次の通り 。
1. 転送さ れたア ド レ スのレ シーバがバスに存在し ない．つま り ア ク ノ リ ッ ジ で応答する
デバイ スがない場合。
2. レ シ ーバが何 らかの リ アル タ イム機能 を実行中でマ ス タ と の通信を行 え る状態では
な く 、 送信も受信も でき ない場合。
3. 転送の間、 受信し たデー タ やコ マン ド を レ シーバが理解でき ない場合。
4. 転送の間、 レ シーバがそれ以上デー タ バイ ト を受信でき ない場合。
5. マス タ レ シーバがスレーブ ト ラ ン ス ミ ッ タ に対し 転送の終了を伝える場合。
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
10 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
3.1.7 ク ロ ッ ク 同期
バスがフ リ ー状態のと き 、 2 つのマス タ が同時に転送を開始する と 、 ど ち らのマス タ がバ
スの制御権を得、転送を完遂でき る よ う にするのかを決定し なければな り ません。 こ れを
行 う のがク ロ ッ ク同期と 調停です。単一マス タ のシ ステムであれば、 ク ロ ッ ク同期と 調停
は必要あ り ません。
ク ロ ッ ク同期は、SCL ラ イ ンの I2C イ ン タ ー フ ェ ースのワ イ ヤー ド AND 接続を使っ て実
行さ れます。SCL ラ イ ンが HIGH から LOW へ変化する と、接続 されてい るマス タは LOW
期間のカウ ン ト を開始、 一定の時間 SCL ラ イ ン を LOW 状態に保持し た後に HIGH へと
変化さ せます （図 7）。 し か し 、 も し 別のマス タ がまだ ク ロ ッ クの LOW を保持し てい る
と 、 SCL は LOW のま ま と な り ます。 こ のよ う に SCL ラ イ ンは LOW 期間が最も長い マ
ス タ に よ っ て LOW 状態が保持さ れる こ と に な り ます。 LOW 期間が短い マス タ は HIGH
への変化を待つ状態に置かれます。
wait
state
start counting
HIGH period
CLK
1
CLK
2
counter
reset
SCL
mbc632
図 7.
調停中の ク ロ ッ ク同期
接続さ れてい るすべてのマス タ の LOW 期間が完了する と、 ク ロ ッ ク ラ イ ンはリ リ ース さ
れ、 HIGH 状態に な り ます。 こ れでマス タ の内部ク ロ ッ ク と SCL ラ イ ンの状態が同じ と
な り 、 すべてのマス タ が HIGH 期間のカウ ン ト を開始し ます。 SCL ラ イ ンは、 HIGH 期間
が最も早 く 完了し たマス タ に よ っ て再度 LOW にな り ま す。
こ のよ う に し て SCL ク ロ ッ クの同期が行われま す。 結果 と し て SCL の LOW 期間はク
ロ ッ ク LOW の期間が最も長いマス タ に よ っ て、 HIGH 期間はク ロ ッ ク HIGH の期間が最
も短い マス タ に よ っ て決ま り ます。
3.1.8 調停
調停も、 ク ロ ッ ク同期と 同様に、 シ ステム内で複数のマス タ を使用し てい る場合にのみ必
要と なる プ ロ ト コ ルです。調停処理に スレーブは関与し ません。 マス タ が転送を開始する
のは、 バスがフ リ ーの場合のみです。 2 つのマス タ がス タ ー ト コ ンデ ィ シ ョ ンの最小ホー
ル ド 時間 （tHD;STA） 内に ス タ ー ト コ ンデ ィ シ ョ ン を生成し た場合、 こ れはバス上では有効
なス タ ー ト コ ンデ ィ シ ョ ン と な っ て し まい ます。こ の後ど ち らのマス タ の転送を完遂 さ せ
るかを決定する ため、 調停が必要に な り ます。
調停はビ ッ ト 単位で行われ、 SCL が HIGH のと き、 各マス タ は SDA のレベルが自分の送
信し た内容と 一致するかど う かを チ ェ ッ ク し ます。こ のプ ロ セスが完了する ま でに た く さ
んのビ ッ ト 転送が行われる こ と も考え られます。最終的に ど ち らのマス タ も エ ラー （送信
内容と と SDA 状態の不一致） を検出 し なかっ た場合には、 ど ち らのマス タ も同一の転送
を行な っ てい た と い う こ と に な り ます。 HIGH の送信を行な っ てい るに も関わらず SDA
が LOW であ る こ と を検出する と 、 その時点でそのマス タ は調停に失敗し た こ と を認識
し 、 SDA 出力を オ フに し ます。 も う 1 つのマス タ は転送処理を続行し ます。
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
11 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
調停のプ ロ セ スで情報が失われる こ と はあ り ません。 調停に失敗 （ロ ス ト ） し たマス タ
は、 ロ ス ト が発生し たバイ ト の最後ま で ク ロ ッ クパルスを出力する こ と ができ ます。調停
に失敗し たマス タ は、 バスがフ リ ー状態にな っ た後、 転送 （ ト ラ ンザク シ ョ ン） を再実行
し な く てはな り ません。
スレーブ機能も兼ねてい る マス タ が、 ア ド レ ス指定の段階で調停に失敗し た場合、調停に
成功し た側のマス タ が、 こ の失敗し た側のア ド レ ス指定を行 う こ と も可能です。 こ のため
調停に失敗し た側のマ ス タ は、 ただ ち にス レーブ モ ー ド に切 り 替わら な く てはな り ませ
ん。
マス タ が 2 つの場合の調停プ ロ セスを下図 （図 8） に示 し ま す。 バスに接続さ れてい る マ
ス タ の数に よ っ て、 こ のプ ロ セ スはよ り 多 く のマス タ 間で実行 さ れる こ と も あ り ま す。
DATA1 を出力するマス タの、 内部デー タ レベル と実際の実際の SDA ラ イ ンのレベルが
違っ た時に、 DATA1 出力はオ フに な り ます． 調停に成功し たマス タ のデー タ 転送は影響
さ れません。
master 1 loses arbitration
DATA 1 SDA
DATA
1
DATA
2
SDA
SCL
S
図 8.
msc609
マス タ が 2 つの場合の調停プ ロ セス
I2 C バスの制御権を得るかど う かは、 それぞれのマス タ が送信する ア ド レ ス と デー タ のみ
に よ っ て決ま る ため、 セン タ ーマス タ や予め決め られた優先順位などは存在し ません。
調停プ ロ セスの進行中に、いずれかのマス タ がリ ピー ト ス タ ー ト コ ンデ ィ シ ョ ンやス ト ッ
プ コ ンデ ィ シ ョ ンが生じ た場合、定義さ れてい ない状態と な り ます。具体的には次の組合
せの場合に、 未定義の状態が発生し ます。
• マス タ 1 がリ ピー ト ス タ ー ト コ ンデ ィ シ ョ ン を送信、マス タ 2 がデー タ ビ ッ ト を送信
• マス タ 1 がス ト ッ プ コ ンデ ィ シ ョ ン を送信、 マス タ 2 がデー タ ビ ッ ト を送信
• マス タ 1 がリ ピー ト ス タ ー ト コ ンデ ィ シ ョ ン を送信、 マス タ 2 がス ト ッ プ コ ンデ ィ
シ ョ ン を送信
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
12 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
3.1.9 ク ロ ッ ク ス ト レ ッ チ
ト ラ ンザク シ ョ ン を一時停止さ せる場合、 SCL ラ イ ン を LOW に保持する ク ロ ッ ク ス ト
レ ッ チが行われます。 SCL ラ イ ンがリ リ ース さ れる （再度 HIGH に なる） ま で、 ト ラ ン
ザク シ ョ ン を続行する こ と はでき ません。 ク ロ ッ ク ス ト レ ッ チはオ プ シ ョ ン です。実際の
多 く のスレーブ ・ デバイ スには SCL ド ラ イバ （訳注 ： SCL に対する出力回路） は実装さ
れてお らず、 ク ロ ッ ク ス ト レ ッ チを行 う こ と はあ り ません。
デー タ バイ ト の各ビ ッ ト の受信を高速で実行でき るデバイ スで も、受信し たバイ ト の格納
や送信さ れる別のバイ ト の準備には若干の時間が必要に なるかも知れません。 こ のため、
スレーブはバイ ト 転送と ア ク ノ リ ッ ジの後に SCL ラ イ ン を LOW に保持する こ と で、 次
のバイ ト 転送の準備がで き る ま で マス タ を強制的に待機状態に するハン ド シ ェ ー ク処理
が行えます （図 7）。
ビ ッ ト レ ベルでは、 た と えばマ イ ク ロ コ ン ト ロー ラ のよ う な デバ イ スは各 ク ロ ッ ク の
LOW 期間を延ばすこ と でバス ・ ク ロ ッ ク を遅 く する こ と がで き ま す。 こ の結果、 マス タ
の転送速度はこ の （スレーブ） デバイ スの内部的な動作速度に合わせて調整さ れる こ と に
なる ます。
Hs モ ー ド の場合、 こ のハン ド シ ェ ー ク処理はバイ ト レベルでのみ使われます （5.3.2 章参
照）。
3.1.10 スレ ーブ ア ド レ ス と R/W ビ ッ ト
デー タ 転送の形式を下図 （図 9） に示 し ま す。 ス タ ー ト コ ンデ ィ シ ョ ン （S） の後、 スレー
ブ ア ド レ スが送信さ れます。 こ のア ド レスは 7 ビ ッ ト 長で、 8 ビ ッ ト 目にデー タ 転送の方
向を示すビ ッ ト （R/W） が続き ます。 「0」 は、 送信 （WRITE、 書き込み） を、 「1」 はデー
タ の リ ク エ ス ト （READ、 読み出 し） を示し ます （図 10）。 デー タ の転送は必ずマス タ が
生成する ス ト ッ プ コ ンデ ィ シ ョ ン （P） で終了し ますが、 マス タ が続け て通信を行 う 場合
は、 ス ト ッ プ コ ンデ ィ シ ョ ンではな く リ ピー ト ス タ ー ト コ ンデ ィ シ ョ ン （Sr） を生成し て
別のスレーブのア ド レ スを指定 し ます。
SDA
SCL
1-7
8
9
1-7
8
9
1-7
8
9
P
S
START
condition
ADDRESS
R/W
ACK
DATA
ACK
DATA
ACK
STOP
condition
mbc604
図 9.
デー タ 転送。 開始か ら終了ま で
MSB
LSB
R/W
slave address
mbc608
図 10.
ス タ ー ト プ ロ セス後の最初のバイ ト
次のよ う なデー タ 転送フ ォーマ ッ ト を使 う こ と ができ ます ：
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
13 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
マス タ ト ラ ン ス ミ ッ タ から スレーブ レ シーバに送信。 転送方向は不変 （図 11）、 スレーブ
レ シーバは各バイ ト に ア ク ノ リ ッ ジ を返し ます。
• 1 バイ ト 目の後、 ス レーブから マス タへ読み出 し （図 12）。 最初のア ク ノ リ ッ ジ でマ
ス タ ト ラ ン ス ミ ッ タ はマス タ レ シーバに、スレーブ レ シーバはスレーブ ト ラ ン ス ミ ッ
タ に な り ます。 最初のア ク ノ リ ッ ジはスレーブに よ っ て生成さ れますが、 その後のア
ク ノ リ ッ ジはマス タ に よ っ て生成さ れます。ス ト ッ プ コ ンデ ィ シ ョ ンはマス タ に よ っ
て生成さ れ、 その直前には ノ ッ ト ・ ア ク ノ リ ッ ジ （A） が （マス タ か ら ス レー ブへ）
返さ れます。
• 組合せフ ォーマ ッ ト （図 13） 。 転送の方向を変える場合、 改めてス タ ー ト コ ンデ ィ
シ ョ ン と R/W ビ ッ ト を反転さ せたスレーブ ア ド レ スが送信さ れます。 マス タ レ シー
バがリ ピー ト ス タ ー ト コ ンデ ィ シ ョ ン を送信する直前には ノ ッ ト ・ ア ク ノ リ ッ ジ （A）
が返さ れます。
備考
1. 組合せのフ ォ ーマ ッ ト は、 た と えばシ リ アル メ モ リ のコ ン ト ロールに使用で き ます。
最初のデー タ バイ ト に よ っ て内部 メ モ リ の位置を指定。ス タ ー ト コ ンデ ィ シ ョ ン と ス
レーブ ア ド レ スを改めて送出し た後に、 デー タ の転送を行い ます。
2. （連続し たア ク セスを行 う ために） 前回指定し た メ モ リ 位置を記憶し 、 （その後のア ク
セス位置情報の） オー ト イ ン ク リ メ ン ト ま たはデ ィ ク リ メ ン ト を行 う かど う かは、 デ
バイ スの設計担当者が判断し ます。
3. シーケ ン ス内の各バイ ト には、 A ブ ロ ッ ク ま たは A ブ ロ ッ ク と し て示 さ れる ア ク ノ
リ ッ ジ ビ ッ ト が続き ます。
4. I2 C バス準拠デバイ スは、 ス タ ー ト コ ンデ ィ シ ョ ン ま たはリ ピー ト ス タ ー ト コ ンデ ィ
シ ョ ン を受信する と 、た と え こ れ らのス タ ー ト コ ンデ ィ シ ョ ンが フ ォーマ ッ ト と し て
適切でない場所で発生し た と し て も、 バス ・ ロ ジ ッ ク を リ セ ッ ト し 、 次に スレーブ ア
ド レ スを受け る よ う に し ておかなければな り ません。
5. ス タ ー ト コ ンデ ィ シ ョ ンの直後に ス ト ッ プ コ ンデ ィ シ ョ ンが続 く 空の メ ッ セージ は
不正な フ ォーマ ッ ト です。 し かし 、 多 く のデバイ スがこ のよ う な状況で も適切に動作
する よ う にデザ イ ン さ れてい ます。
6. バスに接続さ れてい る各デバイ スは、 固有のア ド レ スに よ っ て指定でき ます。 通常は
1 対 1 のマス タ / スレーブの関係でやり と り が行われますが、 た と えば同じ ア ド レ ス
を持つ複数のスレーブに同時に受信・応答さ せるグループ ブ ロー ド キ ャ ス ト を行 う こ
と も可能です。 こ の方法は、 PCA9546A のよ う なバススイ ッ チを介し て、 4 つのチ ャ
ン ネルに接続さ れた同一ア ド レ ス を持つ複数のデバイ スに対する設定を一度に行 う
よ う な場面で役立ち ます。 こ の場合、 各スレーブからのア ク ノ リ ッ ジ を個別に判断で
き ない ため、プ ログ ラ ミ ング結果の確認には個々のチ ャネル 1 つづつ ON に し てデバ
イ スの読み出し を行い ます。詳細はそれぞれのデバイ スのデー タ シー ト を参照し て く
だ さ い。
S
SLAVE ADDRESS
R/W
A
'0' (write)
DATA
A
DATA
A/A
P
data transferred
(n bytes + acknowledge)
from master to slave
A = acknowledge (SDA LOW)
from slave to master
A = not acknowledge (SDA HIGH)
S = START condition
P = STOP condition
mbc605
図 11.
UM10204
ユーザー マニ ュ アル
マス タ ト ラ ン ス ミ ッ タ に よ る 7 ビ ッ ト ア ド レ スのスレーブ レ シーバの指定（転送方向は
変化な し ）
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
14 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
1
S
SLAVE ADDRESS
R/W
A
(read)
DATA
A
DATA
A
P
data transferred
(n bytes + acknowledge)
mbc606
図 12.
マス タ は最初のバイ ト の直後に スレーブ を読み出す
S
SLAVE ADDRESS
R/W
A
read or write
DATA A/A Sr SLAVE ADDRESS
R/W
(n bytes
+ ack.)*
図 13.
DATA A/A
P
(n bytes
+ ack.)*
read or write
* not shaded because
transfer direction of
data and acknowledge bits
depends on R/W bits.
A
Sr = repeated START condition
direction of transfer
may change at this
point.
mbc607
組合せ フ ォ ーマ ッ ト
3.1.11 10 ビ ッ ト ア ド レ ス指定
10 ビ ッ ト ア ド レス指定に よ っ て、 使用可能な ア ド レ スの数を増やすこ と がで き ます。 7
ビ ッ ト ア ド レ ス と 10 ビ ッ ト ア ド レ スのデバイ スは同じ I2C バスに接続する こ と ができ 、
バスのすべてのスピー ド モー ド で使用でき ます。 し か し 現在の と こ ろ 10 ビ ッ ト ア ド レ ス
を使 う デバイ スは多 く はあ り ません。
10 ビ ッ ト スレーブ ア ド レスは、 ス タ ー ト コ ンデ ィ シ ョ ン （S） ま たはリ ピー ト ス タ ー ト
コ ンデ ィ シ ョ ン （Sr） に続 く 最初の 2 バイ ト で構成さ れます。
1 バイ ト 目の先頭の 7 ビ ッ ト 、 1111 0XX の末尾 2 ビ ッ ト （XX） は 10 ビ ッ ト ア ド レ スの
最上位 2 ビ ッ ト 、 8 ビ ッ ト 目は メ ッ セージの方向を決定する R/W ビ ッ ト です。
こ の予約済ア ド レ スビ ッ ト 1111 XXX の組合せは全部で 8 つあ り ま すが、 10 ビ ッ ト ア ド
レ ス指定では 4 つの組合せ 1111 0XX のみが使用さ れます。残 り の 4 つの組合せ 1111 1XX
は、 将来のバスの拡張用に予約さ れてい ます。
先に解説し た 7 ビ ッ ト ア ド レ ス指定の読み出し / 書き込みフ ォ ーマ ッ ト は、すべて 10 ビ ッ
ト ア ド レ ス指定で も使用可能です。 こ の詳細を次の 2 つの例で説明し ます。
• マス タ ト ラ ン ス ミ ッ タ がスレーブ レ シーバに 10 ビ ッ ト スレーブ ア ド レ スを送信。
転送方向は不変 （図 14）、 ス タ ー ト コ ンデ ィ シ ョ ンに 10 ビ ッ ト ア ド レ スが続 く 場合、
各スレーブは自身のと ア ド レ スの 1 バイ ト 目の最初の 7 ビ ッ ト （1111 0XX） を比較
し 、 8 番目のビ ッ ト （R/W 方向ビ ッ ト ） が 「0」 であ る こ と を確認し ます。 複数のデ
バイ スがこ れに マ ッ チ し 、 ア ク ノ リ ッ ジ （A1） を返す場合も あ り ま す （A1）。 マ ッ チ
し た すべ て のス レ ー ブ は、 自身の ア ド レ ス と 2 バ イ ト 目の 8 ビ ッ ト を 比較 し
（XXXX XXXX）、 マ ッ チ し た 1 つのス レーブがア ク ノ リ ッ ジ を返 し ま す （A2）。 マ ッ
チ し たスレーブは、 ス ト ッ プ コ ンデ ィ シ ョ ン （P） か リ ピー ト ス タ ー ト コ ンデ ィ シ ョ
ン （Sr） に続い て異なる スレーブ ア ド レ スを受信する ま で、 ア ド レ ス指定さ れた状態
と な り ます。
• マス タ レ シーバが 10 ビ ッ ト ・ スレーブ ア ド レ スのスレーブ ト ラ ン ス ミ ッ タ を読み
出す。
転送方向は 2 回目の R/W ビ ッ ト の後に変化 し ま す （図 15）、 ア ク ノ リ ッ ジ ビ ッ ト A2
ま での手順はマス タ ・ ト ラ ン ス ミ ッ タ に よ る スレーブ レ シーバのア ド レ ス指定と 同じ
です。 リ ピー ト ス タ ー ト コ ンデ ィ シ ョ ン （Sr） の後で も、 マ ッ チする スレーブは先に
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
15 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
ア ド レ ス指定 さ れた こ と を記憶 し てお り 、 Sr に続 く ス レーブ ア ド レ スの最初のバイ
ト の先頭の 7 ビ ッ ト が一致するかを チ ェ ッ ク、 さ ら に 8 ビ ッ ト 目 （R/W ） が 「1」 で
あ る こ と を確認し ます。
マ ッ チ し た場合、 スレーブは ト ラ ン ス ミ ッ タ と し てア ド レ ス指定さ れた と 判断し 、 ア
ク ノ リ ッ ジ A3 を返 し ます。 ス レーブ ト ラ ン ス ミ ッ タ は、 ス ト ッ プ コ ンデ ィ シ ョ ン
（P） を受信するか次の リ ピー ト ス タ ー ト コ ンデ ィ シ ョ ン （Sr） に続け て異なる スレー
ブ ア ド レ スを受信する ま で、 ア ド レ ス指定さ れた状態と な り ます。
リ ピー ト ス タ ー ト コ ンデ ィ シ ョ ン （Sr） の後は、 他のすべてのスレーブデバイ ス も自
身のア ド レ スに対し てスレーブ ア ド レ スの最初のバイ ト を確認し ます。 し かし た と え
先頭の 7 ビ ッ ト （1111 0XX） がマ ッ チ し た と し て も、 8 ビ ッ ト 目が R/W = 1 と なる
ため、 いずれのスレーブ ・ デバ イ ス も ア ド レ ス指定 さ れた状態 と はな り ません。
1 1 1 1 0 X X
S
0
SLAVE ADDRESS
SLAVE ADDRESS
R/W A1
A2 DATA
1st 7 BITS
2nd BYTE
A
mbc613
(write)
図 14.
マス タ ・ ト ラ ン ス ミ ッ タ に よ る スレーブ レ シーバのア ド レ ス指定 （10 ビ ッ ト ア ド レス）
1 1 1 1 0 X X
0
1 1 1 1 0 X X
SLAVE ADDRESS
SLAVE ADDRESS
R/W A1
A2
S
1st 7 BITS
2nd BYTE
1
SLAVE ADDRESS
Sr
R/W A3 DATA A
1st 7 BITS
(write)
図 15.
DATA A/A P
(read)
DATA A
P
mbc614
マス タ レ シーバに よ る スレーブ ・ ト ラ ン ス ミ ッ タ のア ド レ ス指定 （10 ビ ッ ト ア ド レス）
10 ビ ッ ト ・ ア ド レスのス レーブ ア ド レスは、 7 ビ ッ ト ア ド レ スのスレーブデバイ ス と 同
じ よ う に 「ゼネ ラルコ ール」 に反応し ます。 ハー ド ウ ェ ア ・ マス タ は、 「ゼネ ラルコ ール」
の後に 10 ビ ッ ト ・ ア ド レ スを送信する こ と ができ ます。 こ の場合、 「ゼネ ラルコ ール」 ア
ド レ ス ・ バ イ ト に、 マス タ ト ラ ンス ミ ッ タの 10 ビ ッ ト ア ド レ スの 2 つのバイ ト が続き ま
す。（図 15） マス タ ア ド レスの下位 8 バイ ト が DATA の先頭に入っ てい る様子を示し てい
ます。
ス タ ー ト バイ ト 0000 0001 （01h） は、 7 ビ ッ ト ア ド レス指定の場合と 同様に 10 ビ ッ ト
ア ド レ ス指定に先行する こ と ができ ます （3.1.15 章参照）。
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
16 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
3.1.12 予約済のア ド レ ス
2 つのグループ（0000 XXX と 1111 XXX）に各 8 個のア ド レ スが、表 3 の通り 予約さ れてい
ます。
表 3.
予約済のア ド レ ス
X = don’t care; 1 = HIGH; 0 = LOW.
スレーブ ア ド レ ス
R/W ビ ッ ト 説明
0000 000
0
ゼネ ラル コ ールア ド レス [1]
0000 000
1
ス ター トバイ ト
0000 001
X
CBUS ア ド レ ス [3]
0000 010
X
異な るバス フ ォ ーマ ッ ト 用に予約 [4]
0000 011
X
将来の使用のため予約
0000 1XX
X
Hs-mod マス タ コ ー ド
1111 1XX
X
デバ イ ス ID
1111 0XX
X
10 ビ ッ ト スレーブ ア ド レ ス指定
[1]
[2]
ゼネ ラ ルコ ールア ド レ スは、 ソ フ ト ウ ェ ア リ セ ッ ト を含む複数の機能に使われます。
[2]
ス タ ー ト バイ ト の受信に対 し てデバイ スがア ク ノ リ ッ ジ を返す こ と はでき ません。
[3]
CBUS ア ド レ スは、 同 じ シ ス テム内での CBUS 対応デバ イ ス と I 2C バス対応デバイ スの相互利用のために
予約 さ れてい ます。 I2C バスデバ イ スが このア ド レスに応答す る こ と は認められていません。
[4]
異なるバスフ ォ ー マ ッ ト 用に予約 さ れてい る ア ド レ スは、I2C お よび他のプ ロ ト コ ルを混合 し て利用でき る
よ う にす るためのも のです。 こ れら のフ ォ ー マ ッ ト と プ ロ ト コ ルをサポー ト す る I 2C バス対応デバイ スの
みが、 こ のア ド レ スに応答でき ます。
ロー カルシ ステム内でのア ド レ スの割当ては、 シ ステムアーキテ ク ト が行い ます。 シ ステ
ム ・ アーキテ ク ト は、 バスで使用 されるデバイ スだけでな く 、 他の I2C バスデバイ スを将
来的に使用する可能性も考慮し ておかなければな り ません。 し かし た と えば、ユーザー割
当て可能な 7 つのア ド レ スピ ン を有するデバイ スの場合、128 のア ド レ スすべてを割 り 当
てる こ と ができ ますが、予約済のア ド レ スを本来の目的に使用し ない こ と があ らかじ め分
かっ てい るのであれば、 こ れら を スレーブ ア ド レ ス と し て使用する こ と も でき ます。
3.1.13 ゼネ ラルコ ールア ド レ ス
ゼネ ラルコ ールア ド レ スは、 I2C バスに接続し たすべてのデバイ スを同時に ア ド レ ス指定
する ために用意 さ れてい ます。 ただ し 、ゼネ ラル コ ールに よ るデー タ を用い ないデバ イ ス
の場合、 こ のア ド レスにア ク ノ リ ッ ジ返 さ ず、 無視し ます。 ゼネ ラルコ ールア ド レ スに よ
るデー タ を用い るデバイ スの場合、 こ のア ド レ スに対し てア ク ノ リ ッ ジ を返し 、 スレーブ
レ シーバと な り ます。マス タ は何個のデバイ スが実際に ア ク ノ リ ッ ジ を返し たかを知る こ
と はでき ません。 2 バイ ト 目以降も、 こ のデー タ を処理でき るすべてのスレーブ レ シーバ
からのア ク ノ リ ッ ジを受け取り ます。 スレーブは、 こ れらのバ イ ト の う ち処理でき ない も
のに対し て ノ ッ ト ・ ア ク ノ リ ッ ジ を返 し、 無視し ます。 こ の場合も、 他のスレーブがア ク
ノ リ ッ ジ を返す と 、 マス タは ノ ッ ト ・ ア ク ノ リ ッ ジ を認識する こ と はで き ません。 ゼネ ラ
ルコ ールア ド レ スの内容は、 常に 2 バイ ト 目で指定さ れます （図 16）。
LSB
0
0
0
0
0
0
0
0
A X X X X X X X B A
first byte
(general call address)
図 16.
UM10204
ユーザー マニ ュ アル
second byte
mbc623
ゼネ ラ ル コールア ド レ スの形式
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
17 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
次の 2 つのケースを考慮し な く てはな り ません。
• 最下位ビ ッ ト B が 「0」 の場合。
• 最下位ビ ッ ト B が 「1」 の場合。
ビ ッ ト B が 「0」 の場合、 2 バイ ト の定義は次の通 り 。
• 0000 0110 (06h): ハー ド ウ ェ ア に よ る リ セ ッ ト 、 スレーブ ア ド レ スのプ ログ ラ ミ ング
可能な部分を書込み。 こ の 2 バ イ ト シ ーケ ンス を受信する と、 ゼネ ラル コ ールア ド レ
スへ応答する よ う にデザイ ン さ れてい るすべてのデバイ スは、 リ セ ッ ト し プ ログ ラム
可能な部分を書き 込みます。
電源投入後にデバイ スが SDA、 SCL ラ イ ン を引っ張ら ない よ う に注意し なければな
り ません。 LOW レベルの発生はバス を停止 させて し ま いま す。
• 0000 0100 (04h):スレーブ ア ド レ スのプ ログ ラ ミ ング可能な部分のハー ド ウ ェ アに よ
る書込み。 挙動は上記と 同じ ですが、 デバイ スを リ セ ッ ト し ません。
• 0000 0000 (00h): 2 バ イ ト 目の と し て こ の コ ー ド を使用する こ と はで き ません。
プ ログ ラ ミ ングの手順は各デバイ スのデー タ シー ト を参照し て く だ さ い。こ れ以外の残り
のコ ー ド は規定さ れてお らず、 デバイ スは無視し なければな り ません。
ビ ッ ト B が 「1」 の場合、 2 バ イ ト シーケン スは 「ハー ド ウ ェ ア ・ ゼネ ラル コ ール」 と な
り ます。 こ のシ ーケ ンスは、 た と えばキーボー ド スキ ャ ナなどのハー ド ウ ェ ア ・ マス タ デ
バイ スが、 自身のス レー ブ ア ド レ スを通知で き る よ う 設け られた ものです。 このよ う な
ハー ド ウ ェ ア マ ス タ は メ ッ セージ の転送先 と な るデバイ ス を事前に知る こ と はで き ない
ので、 シ ステム側で認識し て も ら える よ う にハー ド ウ ェ ア ・ ゼネ ラルコ ールと 自身のア ド
レ スを送信 し ます （図 17）。
S
00000000 A MASTER ADDRESS
1
A DATA A DATA A
P
(B)
general
call address
図 17.
second
byte
(n bytes + ack.)
mbc624
ハー ド ウ ェ ア ・ ト ラ ン ス ミ ッ タ か らのデー タ 転送
2 バイ ト 目の先頭 7 ビ ッ ト は、 ハー ド ウ ェ ア マス タのア ド レスです。 バスに接続さ れてい
る イ ン テ リ ジ ェ ン ト デバ イ ス （マ イ ク ロ コ ン ト ロー ラ など） は こ のア ド レ スを認識 し て、
ハー ド ウ ェ ア マス タ からの情報を受信し ます。ハー ド ウ ェ ア マス タ が同時に スレーブ で も
あ る場合、 スレーブ ア ド レ ス と マス タ ア ド レ スは同一と な り ます。
シ ステム リ セ ッ ト の後はハー ド ウ ェ ア マス タ ・ ト ラ ン ス ミ ッ タ がスレーブ レ シーバ・ モー
ド に なる システム も可能です。 こ れを使えば、 シ ステム設定を行 う マス タ が ( スレーブ レ
シーバ ・ モー ド に なっ た ) ハー ド ウ ェ ア マス タ ・ ト ラ ン ス ミ ッ タ に、 ア ド レ スデー タ の送
信先を教える こ と ができ ます （図 18）。 こ の処理を行っ た後は、 ハー ド ウ ェ ア ・ マス タ は
マス タ ト ラ ン ス ミ ッ タ ・ モー ド で動作し ます。
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
18 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
S
SLAVE ADDR. H/W MASTER R/W A
DUMP ADDR. FOR H/W MASTER X A
write
P
002aac885
a. 構成マス タ がハー ド ウ ェ ア マス タ にダ ン プ ア ド レ スを送信
S
DUMP ADDR. FROM H/W MASTER R/W A
write
DATA A
DATA A/A
P
(n bytes + ack.)
002aac886
b. ハー ド ウ ェ ア マス タ が指定のスレーブへデー タ をダ ン プ
図 18.
ス レ ーブ デバ イ スへデー タ を 直接ダ ン プ で き るハー ド ウ ェ ア ト ラ ン ス ミ ッ タ に よ る
デー タ 転送
3.1.14 ソ フ ト ウ ェ ア リ セ ッ ト
ゼネ ラルコ ール （0000 0000） の後、 2 バイ ト 目と し て 0000 0110 (06h) を送信する と 、
ソ フ ト ウ ェ ア リ セ ッ ト が実行さ れます。 こ の機能はオ プ シ ョ ン で、すべてのデバイ スがこ
のコ マン ド に応答するわけ ではあ り ません。 こ の 2 バイ ト ・ シーケ ン スの受信に よ っ て、
ゼネ ラ ル コ ール ・ ア ド レ スへ応答する よ う にデザ イ ン さ れてい る すべてのデバ イ スは リ
セ ッ ト し 、 プ ログ ラム可能な部分を書き 込みます。 電源投入後にデバイ スが SDA、 SCL
ラ イ ン を引っ張ら ない よ う に注意し なければな り ません。 LOW レベルの発生はバスを停
止 さ せて し まい ます。
3.1.15 ス タ ー ト バイ ト
マ イ ク ロ コ ン ト ロー ラの I2 C バス対応には 2 つの方法があ り ま す。マ イ ク ロ コ ン ト ロー ラ
が I2 C バス イ ン タ ー フ ェ ース をハー ド ウ ェ ア で持っ ている な ら、バス リ ク エ ス ト に よ る割
り 込みを用い たプ ログ ラムが可能で し ょ う 。こ のよ う な イ ン タ ー フ ェ ースを実装し てい な
いデバイ スの場合、 ソ フ ト ウ ェ ア よ っ てバスを継続的に監視し なければな り ません。 マ イ
ク ロ コ ン ト ロー ラがバスの監視ややポー リ ング を行 う 時間が増える と 、本来の機能を実行
する時間が削られて し まい ます。
し たがっ て高速なハー ド ウ ェ ア を持つデバイ ス と 、ソ フ ト ウ ェ アポー リ ングに依存し た比
較的遅い マ イ ク ロ コ ン ト ロー ラには、 スピー ド に差が出ます。
こ の遅いデバイ スに対応する ため、デー タ 転送の前に通常よ り も長い ス タ ー ト 手順を置 く
こ と が可能です （図 19）。 こ のス タ ー ト 手順は次の通 り 。
•
•
•
•
UM10204
ユーザー マニ ュ アル
ス タ ー ト コ ンデ ィ シ ョ ン （S）
ス タ ー ト バイ ト （0000 0001）
ア ク ノ リ ッ ジ ク ロ ッ クパルス （ACK）
リ ピー ト ス タ ー ト コ ンデ ィ シ ョ ン （Sr）
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
19 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
dummy
acknowledge
(HIGH)
SDA
1
SCL
2
7
8
9
NACK
S
Sr
START byte 0000 0001
図 19.
002aac997
ス タ ー ト バイ ト ・ プ ロ シージ ャ
バス ・ ア ク セスを開始する マス タ がス タ ー ト コ ンデ ィ シ ョ ン （S） の後に、 ス タ ー ト バイ
ト （0000 0001） を送信 し ま す。 こ れを受け る側のマ イ ク ロ コ ン ト ロー ラはス タ ー ト バイ
ト 中の 7 つの 「0」 のいずれか を検出で きれば良いので、 SDA ラ イ ン を低レー ト でサン プ
リ ング でき ます。 こ の SDA ラ イ ンの LOW レベルを検出し た後、 マ イ ク ロ コ ン ト ロー ラ
はサン プ リ ング を高い レー ト に切り 替えて リ ピー ト ス タ ー ト コ ンデ ィ シ ョ ン （Sr） を検出
し 、 その後の同期に使用し ます。
ハー ド ウ ェ ア レ シーバはリ ピー ト ス タ ー ト コ ンデ ィ シ ョ ン （Sr） の受信で リ セ ッ ト さ れる
ため、 ス タ ー ト バ イ ト は無視 さ れます。
ス タ ー ト バ イ ト の後、 ア ク ノ リ ッ ジ ク ロ ッ ク パルスが出力 さ れま すが、 こ れはバスの
フ ォーマ ッ ト に合わせる ためのもので、 どのデバイ ス も、 ス タ ー ト バイ ト に対し てア ク ノ
リ ッ ジ を返す こ と はでき ません。
3.1.16 バス ク リ ア
ク ロ ッ ク （SCL） が LOW の状態で動かな く な っ て し ま う 状況の発生はあ ま り 考え られま
せんが、 も し こ のよ う な状況が発生し た場合には、 使用し てい る I2 C デバ イ スに HW リ
セ ッ ト 入力があれば、 それを使用し て リ セ ッ ト すべき です。HW リ セ ッ ト 入力がない場合
は、 電源の再投入でパワーオ ン リ セ ッ ト （POR） を試みます。
デー タ ラ イ ン （SDA） が LOW の状態で動かな く な っ て し ま っ た場合、 マス タはク ロ ッ
ク ・ パルス を 9 回送信 し なければな り ません。 バス を LOW に し てい るデバイ スはこ の 9
回のク ロ ッ クの内に SDA を リ リ ースする必要があ り 、 こ れが う ま く いかなかっ た場合は
HW リ セ ッ ト を使用するか、 電源の再投入でバス を ク リ ア し ます。
3.1.17 デバイ ス ID
デバ イ ス ID フ ィ ール ド （図 20） はオプ シ ョ ン と し て用意さ れる読取専用の 3 バイ ト （24
ビ ッ ト ） ワー ド で、 次の情報を提供し ます。
• メ ー カー （製造業者） 固有の 12 ビ ッ ト の （例 : NXP）
• 9 ビ ッ ト のパーツ ID、 メ ー カーが割当て （例 : PCA9698）
• 3 ビ ッ ト のダ イ （チ ッ プ） のリ ビ ジ ョ ン、 メ ー カーが割当て （例 : RevX）
manufacturer
0
part identification
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
revision
0
002aab942
図 20.
UM10204
ユーザー マニ ュ アル
デバイ ス ID フ ィ ール ド
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
20 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
デバ イ ス ID は読み出し 専用で、 デバイ ス内でハー ド ワ イヤ さ れた情報です。 ア ク セスの
方法は次の通り 。
1. ス タ ー ト コ ンデ ィ シ ョ ン
2. マス タ がデバイ ス ID 用に予約済のア ド レ ス と こ れに続 く R/W 0」、 書き込み） を送出
（1111 1000）。
3. マス タ が、 識別し よ う と し てい るデバイ スのスレーブ ア ド レ スを送信。 最下位ビ ッ ト
の値は 「Don’t care」。 こ のバイ ト にア ク ノ リ ッ ジ を返すのは 1 デバイ スのみ （指定し
たバススレーブ ア ド レ スを有し てい るデバイ ス）。
4. マス タ が リ ピー ト ス タ ー ト コ ンデ ィ シ ョ ン を送出。
注意 ： （Sr ではな く ） ス ト ッ プ コ ンデ ィ シ ョ ン と こ れに続 く ス タ ー ト コ ンデ ィ シ ョ
ン を送出する と 、 スレーブのステー ト マシンがリ セ ッ ト さ れて し ま う ため、 デバイ ス
ID の読取 り を実行でき ません。 ま たス ト ッ プ コ ンデ ィ シ ョ ン ま たは リ ピー ト ス タ ー
ト コ ンデ ィ シ ョ ンの後に別のスレーブ ア ド レ スに ア ク セス し た場合も、スレーブのス
テー ト マシ ンが リ セ ッ ト さ れて し ま う ので、 デバ イ ス ID の読み出し を実行でき ませ
ん。
5. マス タ がデバイ ス ID 用に予約済のア ド レ ス と こ れに続 く R/W 1」、 読み出し ） を送出
（1111 1000）。
6. デバ イ ス ID の読み出し が可能に な り 、 最初に メ ーカ ーを表す 12 ビ ッ ト （最初のバイ
ト +2 バイ ト 目の上位 4 ビ ッ ト ）、 パーツ ID の 9 ビ ッ ト （2 バイ ト 目の下位 4 ビ ッ ト
+3 バイ ト 目の上位 5 ビ ッ ト ）、 最後にダ イ のリ ビ ジ ョ ン を表す 3 ビ ッ ト （3 バイ ト 目
の下位 3 ビ ッ ト ） のビ ッ ト が続き ます。
7. マス タ は最後のバイ ト に NACK を返し 読み出し シーケ ン スを終了。 こ れに よ っ てス
レーブデバイ スのステー ト マシンがリ セ ッ ト さ れ、 マス タ は STOP コ マン ド を送出
し ます。
注意 ： デバイ ス ID の読み出し は、 マス タが NACK を返す こ と に よ っ ていつで も中止
でき ます。
マス タ が 3 バイ ト 目に対し て も ACK を返す と 、ス レーブは最初のバイ ト に戻っ て、NACK
を検出する ま でデバイ ス ID のシーケ ン スを送信し ます。
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
21 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
表 4.
割当済の メ ー カー ID
メ ーカ ービ ッ ト
会社名
11
10
9
8
7
6
5
4
3
2
1
0
0
0
0
0
0
0
0
0
0
0
0
0
NXP セ ミ コ ンダ ク タ ーズ
0
0
0
0
0
0
0
0
0
0
0
1
NXP セ ミ コ ンダ ク タ ーズ（予約済）
0
0
0
0
0
0
0
0
0
0
1
0
NXP セ ミ コ ンダ ク タ ーズ（予約済）
0
0
0
0
0
0
0
0
0
0
1
1
NXP セ ミ コ ンダ ク タ ーズ（予約済）
0
0
0
0
0
0
0
0
0
1
0
0
Ramtron International
0
0
0
0
0
0
0
0
0
1
0
1
Analog Devices
0
0
0
0
0
0
0
0
0
1
1
0
STMicroelectronics
0
0
0
0
0
0
0
0
0
1
1
1
ON Semiconductor
0
0
0
0
0
0
0
0
1
0
0
0
Sprintek Corporation
0
0
0
0
0
0
0
0
1
0
0
1
ESPROS Photonics AG
0
0
0
0
0
0
0
0
1
0
1
0
Fujitsu Semiconductor
0
0
0
0
0
0
0
0
1
0
1
1
Flir
0
0
0
0
0
0
0
0
1
1
0
0
O2 Micro
0
0
0
0
0
0
0
0
1
1
0
1
Atmel
メ ー カー ID の発行を希望さ れる場合は、 NXP ま で メ ールで （i2c.support@nxp.com） お
問合わせ く だ さ い。
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
22 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
3.2 I2C バスプ ロ ト コ ル ― Ultra Fast-mode （ウル ト ラ フ ァ ース ト モー ド ：
UFm）
UFm I2C バスは 2 線式プ ッ シ ュ プルシ リ アルバスで、DC から 5MHz ま での片方向デー タ
転送をサポー ト し ます。 1MHz 以上のス ピー ド で、 LED コ ン ト ロー ラやその他 フ ィ ー ド
バ ッ ク が不要なデバイ ス を動かすのに最適です。 UFm I2C バス プ ロ ト コ ルは、 START、
スレーブ ア ド レ ス、 コ マン ド ビ ッ ト 、 9 番目のク ロ ッ ク、 STOP ビ ッ ト で構成さ れる標準
の I2 C バスプ ロ ト コ ルをベースに し ています。 コ マン ド ビ ッ ト は書き 込みのみで、 9 番目
のク ロ ッ クのデー タ ビ ッ ト は HIGH と な り ま す。 ま た こ のバスは片方向通信のため ACK
サイ クルは無視さ れます。 UFm シ リ アルク ロ ッ ク （USCL） と シ リ アルデー タ （USDA）
の 2 本のワ イヤはプ ッ シ ュ プル駆動さ れます。
スレーブデバイ スには固有のア ド レ ス （マ イ ク ロ コ ン ト ロー ラ、 LCD ド ラ イバ、 LED コ
ン ト ロー ラ、 GPO 等に関係な く ） が与え られ、 レ シーバと し てのみ機能し ます。 常に レ
シーバと し てだけ動作すればよい、 た と えば LED ド ラ イ バは UFm で対応でき る一方、
デー タ の送受信が必要な メ モ リ などは UFm がサポー ト し ないデバ イ ス と な り ます。
UFm I2C バスはプ ッ シ ュ プル駆動さ れるので、 Sm、 Fm、 Fm+ I2C バスのよ う なワ イヤー
ド AND オープ ン ド レ イ ン を使っ たマルチマス タ機能はあ り ません。 UFm におい てデー
タ 転送を開始し 、 転送許可のク ロ ッ ク信号を生成するデバイ スは 1 個のマス タ だけ です。
ア ド レ ス指定さ れる他のすべてのデバイ スはスレーブ です。
表 5.
UFm I2 C バス － 用語解説
用語
説明
ト ラ ンス ミ ッ タ
バスにデー タ を送信するデバイ ス
レ シーバ
バスか らのデー タ を受信するデバイ ス
マス タ
転送を開始 し 、 ク ロ ッ ク信号を生成 し て転送を終了するデバイ ス
スレーブ
マス タ に ア ド レ ス指定 さ れるデバイ ス
UFm I2C バスに接続 さ れてい る、1 個のマス タ と 複数のスレーブ間におけ るデー タ 転送例
を説明し ます （図 21）。
Master ASIC
LCD
DRIVER
LED
controller 3
USDA
USCL
LED
controller 1
LED
controller 2
GPO
002aag654
図 21.
UM10204
ユーザー マニ ュ アル
UFm I2C バス構成の例
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
23 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
次の例で、 UFm I2C バス上のマス タ ト ラ ンス ミ ッ タ と スレーブ レシ ーバの関係を示し ま
す。 デー タの転送は一方向のみなので、 こ れらの関係は永続的です。 デー タ 転送は次の手
順で行われます。
マス タ ASIC から LED コ ン ト ローラ 2 への情報送信の例
• ASIC A （マス タ ト ラ ン ス ミ ッ タ ） が USDA でア ド レス を、 USCL で ク ロ ッ ク を送出
し 、 LED コ ン ト ロー ラ 2 （スレーブ レ シーバ） のア ド レ スを指定。
• ASIC A （マス タ ト ラ ン ス ミ ッ タ ） が LED コ ン ト ローラ 2 （スレーブ レ シーバ） に、
USDA でデー タ を、 USCL で ク ロ ッ ク を送出。
• ASIC A が、 転送を終了。
プ ッ シ ュ プル出力同士が競合状態と なる ため、 複数の UFm マス タ を UFm I2C バスに接
続する こ と はでき ません。 バスでは同時にに 1 つのマス タ し か存在でき ない ため、 シ ス
テムに マス タ を追加する必要があ る場合は、他のマス タ から完全に分離し なければな り ま
せん。
UFm I2C バス でのク ロ ッ ク信号の出力は、 常に マス タ デバイ スが行い ま す。 マス タ は、
デー タ をバス上に転送する際に ク ロ ッ ク信号を出力 し ま す。 UFm I2 C にはク ロ ッ ク ス ト
レ ッ チや調停プ ロ セスで使われる ク ロ ッ ク の同期は存在 し ない ためスレ ーブデバイ スが
マス タ からのバス ・ ク ロ ッ ク信号を変更する こ と はでき ません。
バス仕様の必須部分と オ プ シ ョ ン部分を下表 （表 6） に示し ます。
表 6.
UFm への I2 C バス機能の対応
M = 必須、 O = オ プ シ ョ ン、 n/a = 適用不可能
機能
構成
単一マス タ
UM10204
ユーザー マニ ュ アル
ス タ ー ト コ ンデ ィ シ ョ ン
M
ス ト ッ プ コ ンデ ィ シ ョ ン
M
アクノ リ ッ ジ
n/p
同期化
n/p
調停
n/p
クロ ッ クス ト レ ッ チ
n/p
7 ビ ッ ト ・ ス レーブ ア ド レス
M
10 ビ ッ ト ・ ス レーブ ア ド レス
O
ゼネ ラ ル コールア ド レ ス
O
ソ フ ト ウェ アリ セッ ト
O
ス タ ー ト バイ ト
O
デバイ ス ID
n/p
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
24 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
3.2.1 USDA 信号と USCL 信号
USDA と USCL はど ち ら も プ ッ シ ュ プル出力の片方向ラ イ ン で、バスがフ リ ーの場合、ど
ち らのラ イ ン も出力段の上側 ト ラ ン ジ ス タ に よ っ て HIGH にな り ます。 Ultra Fast-mode
では最大 5000kbit/s ま での転送が可能です。 バスに接続さ れてい る イ ン タ ー フ ェ ースの
数はバスの負荷や、 ケーブル終端、 コ ネ ク タ 、 分岐部分からの反射に よ っ て制限を受け ま
す。
VDD(IO)
USCL or
USDA pin
VSS
002aag655
図 22.
USCL、 USDA 出力の簡略図
3.2.2 USDA 論理レ ベルと USCL 論理レ ベル
I2 C バスには様々な製造テ ク ノ ロ ジ （CMOS、 NMOS、 バイ ポーラ ） を基盤に し たデバイ
ス を接続する ため、 論理 「0」 （LOW） と 「1」 （HIGH） は固定ではな く 、 使われる VDD
のレベルに依存 し ます。入力 リ フ ァ レ ンス ( 基準 ) レベルは V DD の 30% お よび 70%、 VIL
は 0.3VDD、 VIH は 0.7VDD に設定さ れます。 図 40 のタ イ ミ ング図を参照し て く だ さ い。
電気的特性仕様の詳細は 6 章を参照し て く だ さ い。
3.2.3 デー タ の有効性
ク ロ ッ クが HIGH 期間にあ る と き、 SDA ラ イ ンのデー タ は安定し てい なければな り ませ
ん。 デー タ ラ イ ンの HIGH ま たは LOW の状態の変更は、 SCL ラ イ ンのク ロ ッ ク信号が
LOW の場合にのみ可能です （図 23）。 転送さ れるデー タ ビ ッ ト 毎に ク ロ ッ クパルスが 1
回生成さ れます。
USDA
USCL
data line
stable;
data valid
図 23.
change
of data
allowed
002aaf113
UFm I2C バスでのビ ッ ト 転送
3.2.4 ス タ ー ト コ ンデ ィ シ ョ ン と ス ト ッ プ コ ンデ ィ シ ョ ン
バスがビ ジー状態でない と き 、デー タ ラ イ ン と ク ロ ッ ク ラ イ ンはど ち ら も HIGH に な り ま
す。 すべての ト ラ ンザ ク シ ョ ンは START （S） で始ま り 、 STOP （P） で終了し ます （図
24）。 USCL が HIGH の期間の、 USDA ラ イ ンの HIGH から LOW へ変化を ス タ ー ト コ ン
デ ィ シ ョ ン と 定義し 、LOW から HIGH への変化を ス ト ッ プ コ ンデ ィ シ ョ ン と 定義し ます。
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
25 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
USDA
USCL
S
P
START condition
STOP condition
002aaf145
図 24.
ス タ ー ト コ ンデ ィ シ ョ ン と ス ト ッ プ コ ンデ ィ シ ョ ンの定義 － UFm I2C バス
ス タ ー ト / ス ト ッ プ コ ンデ ィ シ ョ ンは、 常に マス タ が生成し ます。 ス タ ー ト コ ンデ ィ シ ョ
ンの後、 バスはビジ ー状態 と な り ます。 ス ト ッ プ コ ンデ ィ シ ョ ンの後、 一定の時間が経過
する と バスはフ リ ー状態と な り ます。 バスのフ リ ー状況は 6 章に規定があ り ます。
ス ト ッ プ コ ン デ ィ シ ョ ン ではな く リ ピ ー ト ス タ ー ト コ ン デ ィ シ ョ ン （repeated START
condition:Sr） が生成さ れる と、 バスはビ ジー状態のま ま置かれます。 機能の点におい て
ス タ ー ト コ ンデ ィ シ ョ ン （S） と リ ピー ト ス タ ー ト コ ンデ ィ シ ョ ン （Sr） はま っ た く 同じ
です。 以降、 本マニ ュ ア ルでは特に 「Sr」 と 記載 し ない限 り 、 「S」 はス タ ー ト コ ンデ ィ
シ ョ ン と リ ピー ト ス タ ー ト コ ンデ ィ シ ョ ンの両方を意味し ます。
バス イ ン タ ーフ ェ ースがハー ド ウ ェ ア で実装 さ れていれ るデバ イ スでは、 ス タ ー ト コ ン
デ ィ シ ョ ンやス ト ッ プ コ ンデ ィ シ ョ ンの検出はど ち ら も容易で し ょ う 。 し かし た と えば、
専用のイ ン タ ー フ ェ ース を備えてい ないマ イ ク ロ コ ン ト ロー ラがこ れを認識する ために
は、 ク ロ ッ ク 期間ご と に最低 2 回の SDA ラ イ ンのサン プ リ ング を実行する必要があ る で
し ょ う。
3.2.5 バイ ト ・ フ ォ ーマ ッ ト
USDA ラ イ ン上のすべてのバ イ ト は、 8 ビ ッ ト 長でなければな り ません。 1 回の転送ご と
に送る こ と ができ るバイ ト の数に制限はあ り ません。各バイ ト の後のア ク ノ リ ッ ジサイ ク
ルの間、 マス タ は USDA に HIGH を出力 し ます。 デー タは、 最上位ビ ッ ト （MSB） から
送信さ れます （図 25）。 ス レーブは、 た と えば内部割り 込みの処理などの機能を実行中で
あ っ た り 、 デー タ の完全なバ イ ト を受信で き なか っ た場合で も、 ク ロ ッ ク を LOW に保持
する こ と はでき ません。
P
USDA
MSB
USCL
S or Sr
1
Sr
Master drives the line HIGH on 9th clock cycle.
Slave never drives the USDA line.
2
START or
repeated START
condition
8
9
1
2
NACK
byte complete,
interrupt within slave
3 to 7
8
9
NACK
Sr or P
STOP or
repeated START
condition
002aag657
図 25.
UFm I2C バスでのデー タ 転送
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
26 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
3.2.6 ア ク ノ リ ッ ジ （ACK） と ノ ッ ト ・ ア ク ノ リ ッ ジ （NACK）
スレーブは 9 番目のク ロ ッ クサイ クルに応答でき ないので、 ACK と NACK は不要です。
し か し UFm で も I2C バス プ ロ ト コ ル との互換性のため、 そのク ロ ッ クサイ クルが存在し
ます。 こ の ACK ・ NACK は 9 番目のク ロ ッ クサイ クルに置かれま す。 マス タは 9 番目の
ク ロ ッ クパルスを含め、 すべてのク ロ ッ クパルスを生成し ます。 9 番目のデー タ ビ ッ ト は
必ず HIGH （「1」） が出力さ れます。 スレーブデバイ スが SDA ラ イ ン を ド ラ イ ブする こ と
はでき ません。
3.2.7 スレ ーブ ア ド レ ス と R/W ビ ッ ト
デー タ 転送のフ ォーマ ッ ト を下図 （図 26） に示し ます。 ス タ ー ト コ ンデ ィ シ ョ ン （S） の
後、 ス レーブア ド レスが送信 されま す。 こ のア ド レ スは 7 ビ ッ ト 長で、 8 ビ ッ ト 目にデー
タ の方向を 示す ビ ッ ト （R/W ） が続き ま す。 「0」 は送信 （書き 込み） を示 し ま す． 「1」
はデー タ のリ ク エ ス ト （読み出し ） を示し ますが、 通信は片方向なので UFm ではサポー
ト し てい ません （ス タ ー ト バイ ト を除 く 3.2.12 章参照） （図 27） デー タ の転送は必ずマ
ス タ が生成する ス ト ッ プ コ ンデ ィ シ ョ ン （P） で終了し ますが、 マス タ が続け て通信を行
う 場合は、 ス ト ッ プ コ ンデ ィ シ ョ ンではな く リ ピー ト ス タ ー ト コ ンデ ィ シ ョ ン （Sr） を生
成し て別のスレーブのア ド レ スを指定し ます。
USDA
USCL
1-7
8
9
1-7
8
9
1-7
8
9
P
S
START
condition
ADDRESS
W
NACK
DATA
NACK
DATA
NACK
STOP
condition
002aag658
図 26.
完全な UFm デー タ 転送
MSB
LSB
W
slave address
002aag659
図 27.
ス タ ー ト プ ロ セス後の最初のバイ ト
UFm デー タ 転送形式は次の通 り 。
• マス タ ト ラ ン ス ミ ッ タ から スレーブ レ シーバに送信。 転送方向は不変 （図 28）、 マス
タ はデー タ 受信は行い ませんが I2 C バスプ ロ ト コ ルに合わせて 9 番目のビ ッ ト で 「1」
を出力、 ア ク ノ リ ッ ジは生成さ れません。
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
27 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
S
SLAVE ADDRESS
W
A
‘0’ (write)
from master to slave
DATA
A
DATA
A
P
data transferred
(n bytes + not acknowledge)
A = not acknowledge (USDA HIGH)
S = START condition
P = STOP condition
002aag660
図 28.
マス タ ト ラ ン ス ミ ッ タ に よ る スレーブ レ シーバのア ド レ ス指定 （7 ビ ッ ト ア ド レス）
備考
1. ひ と つひ と つの独立し た ト ラ ンザク シ ョ ンか、ま たは一つの ト ラ ンザク シ ョ ンの中で
複数のス レーブ ア ド レ ス指定 を行 う リ ピー ト ス タ ー ト フ ォ ーマ ッ ト を使 う こ と が で
き ます。 ス タ ー ト コ ンデ ィ シ ョ ン と スレーブ ア ド レ スを繰り 返し た後、 デー タ 転送を
行い ます。
2. （連続し たア ク セスを行 う ために） 前回指定し た メ モ リ 位置を記憶し 、 （その後のア ク
セス位置情報の） オー ト イ ン ク リ メ ン ト ま たはデ ィ ク リ メ ン ト を行 う かど う かは、 デ
バイ スの設計担当者が判断し ます。
3. シーケ ン スの各バイ ト には、 A ブ ロ ッ ク と し て表 さ れる ノ ッ ト ・ ア ク ノ リ ッ ジ ビ ッ ト
が続き ます。
4. ス タ ー ト コ ンデ ィ シ ョ ン ま たはリ ピー ト ス タ ー ト コ ンデ ィ シ ョ ン を受信する と 、た と
え こ れらのス タ ー ト コ ンデ ィ シ ョ ンがフ ォ ーマ ッ ト と し て適切でない場所で発生 し
た と し て も、 バスロ ジ ッ ク を リ セ ッ ト し 、 次に スレーブ ア ド レ ス受け る よ う に し てお
かなければな り ません。
5. ス タ ー ト コ ンデ ィ シ ョ ンの直後に ス ト ッ プ コ ンデ ィ シ ョ ンが続 く 空の メ ッ セージ は
不正な フ ォーマ ッ ト です。 し かし 、 多 く のデバイ スがこ のよ う な状況で も適切に動作
する よ う にデザ イ ン さ れてい ます。
6. バスに接続さ れてい る各デバイ スは、 固有のア ド レ スに よ っ て指定でき ます。 通常は
1 対 1 のマス タ / スレーブの関係でやり と り が行われますが、 た と えば複数のスレー
ブに同時に受信 ・ 応答さ せるグループ ブ ロー ド キ ャ ス ト を行 う こ と も可能です。 こ の
方法は複数の同種のデバイ ス を一度に設定する よ う な場面で役立ちま す。 こ の場合、
それぞれスレーブが反応し てい るかはわかり ません．詳細は各デバイ スのデー タ シー
ト を参照し て く だ さ い。
3.2.8 10 ビ ッ ト ア ド レ ス指定
10 ビ ッ ト ア ド レス指定に よ っ て、 使用可能な ア ド レ スの数を増やすこ と がで き ます。 7
ビ ッ ト ア ド レ ス と 10 ビ ッ ト ア ド レ スのデバイ スは同じ I2C バスに接続する こ と ができ 、
バスのすべてのスピー ド モー ド で使用でき ます。
10 ビ ッ ト スレーブ ア ド レスは、 ス タ ー ト コ ンデ ィ シ ョ ン （S） ま たはリ ピー ト ス タ ー ト
コ ンデ ィ シ ョ ン （Sr） に続 く 最初の 2 バイ ト で構成 されま す． 1 バイ ト 目の先頭の 7 ビ ッ
ト 、 1111 0XX の末尾 2 ビ ッ ト （XX） は 10 ビ ッ ト ア ド レ スの最上位 2 ビ ッ ト 、 8 ビ ッ ト
目は メ ッ セージの方向を決定する R/W ビ ッ ト です。
こ の予約済ア ド レ スビ ッ ト 1111 XXX の組合せは全部で 8 つあ り ま すが、 10 ビ ッ ト ア ド
レ ス指定では 4 つの組合せ 1111 0XX のみが使用さ れます。残 り の 4 つの組合せ 1111 1XX
は、 将来のバスの拡張用に予約さ れてい ます。
先に解説し た 7 ビ ッ ト ア ド レス フ ォ ーマ ッ ト の書き込みフ ォ ーマ ッ ト のみを 10 ビ ッ ト ア
ド レ ス指定で使 う こ と ができ ます。 詳細は次の通り 。
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
28 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
• 転送方向は不変 （図 29）、 ス タ ー ト コ ンデ ィ シ ョ ンに 10 ビ ッ ト ア ド レ スが続 く 場合、
各ス レーブ は自身のア ド レ スに対 し てス レーブ ア ド レ スの最初のバ イ ト の最初の 7
ビ ッ ト （1111 0XX） を比較し 、 8 番目のビ ッ ト （R/W 方向ビ ッ ト ） が 「0」 かど う か
を確認し ます。 マ ッ チ し たすべてのスレーブは、 自身のア ド レ スに対し てスレーブ ア
ド レ スの 2 番目のバイ ト の 8 ビ ッ ト を比較し ますが （XXXX XXXX）、 マ ッ チするの
は 1 スレーブのみです。 マ ッ チ し たスレーブは、 ス ト ッ プ コ ンデ ィ シ ョ ン （P） かリ
ピー ト ス タ ー ト コ ンデ ィ シ ョ ン （Sr） に続い て異なる スレーブ ア ド レ スを受信する ま
で、 ア ド レ ス指定さ れた状態と な り ます。
1 1 1 1 0 X X
S
0
SLAVE ADDRESS
W
1st 7 BITS
NA1
SLAVE ADDRESS
NA2 DATA NA
2nd BYTE
P
002aag661
(write)
図 29.
DATA NA
マス タ ト ラ ン ス ミ ッ タ に よ る スレーブ レ シーバのア ド レ ス指定 （10 ビ ッ ト ア ド レス）
ス タ ー ト バイ ト 0000 0001 （01h） は、 7 ビ ッ ト ア ド レス指定の場合と 同様に 10 ビ ッ ト
ア ド レ ス指定に先行する こ と ができ ます （3.2.12 章参照）。
3.2.9 UFm の予約済ア ド レ ス
UFm I2C バスは、 他の I2C バスモー ド と は異なる物理層を有し てい ます。 こ のため、 利
用可能なア ド レ スの範囲も異な り ます。 2 つのグループ （0000 XXX と 1111 XXX） に各 8
個のア ド レ スが、 下表 （表 7） の通り 予約さ れてい ます。
表 7.
予約済のア ド レ ス
X = don’t care; 1 = HIGH; 0 = LOW.
スレーブ ア ド レ ス
R/W ビ ッ ト
説明
0000 000
0
ゼネ ラ ル コールア ド レ ス [1]
0000 000
1
ス タ ー ト バイ ト
0000 001
X
将来の使用のため予約
0000 010
X
将来の使用のため予約
0000 011
X
将来の使用のため予約
[2]
0000 1XX
X
将来の使用のため予約
1111 1XX
X
将来の使用のため予約
1111 0XX
X
10 ビ ッ ト ・ ス レーブ ア ド レス指定
[1]
ゼネ ラ ルコ ールア ド レ スは、 ソ フ ト ウ ェ ア リ セ ッ ト を含む複数の機能で使用 さ れます。
[2]
ス タ ー ト バイ ト の受信時も 、 UFm デバイ スに よ る ア ク ノ リ ッ ジは認めら れてい ません。
ロー カルシ ステム内でのア ド レ スの割当ては、 シ ステムアーキテ ク ト が行い ます。 シ ステ
ムアーキテ ク ト は、 バスで使用さ れるデバイ スだけ でな く 、他の I2C バスデバイ スを将来
的に使用する可能性も考慮し ておかなければな り ません。 し かし た と えば、ユーザー割当
て可能な 7 つのア ド レ スピ ン を有するデバイ スの場合、128 のア ド レ スすべてを割 り 当て
る こ と がで き ますが、 予約済のア ド レ ス を本来の目的に使用 し ない こ と があ らか じ め分
かっ てい るのであれば、 こ れら を スレーブ ア ド レ ス と し て使用する こ と も でき ます。
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
29 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
3.2.10 ゼネ ラルコ ールア ド レ ス
ゼネ ラルコ ール ・ ア ド レスは、 I2C バスに接続し たすべてのデバイ スを同時に ア ド レ ス指
定する ために用意さ れてい ます。 ただ し 、ゼネ ラルコ ールに よ るデー タ を用い ないデバイ
スの場合、 こ のア ド レ スを無視し ます。ゼネ ラルコ ールア ド レ スに よ るのデー タ を用い る
デバイ スの場合、 スレーブ レ シーバと し て機能し ます。 マス タ はゼネ ラルコ ールに対し て
応答するデバイ スの数を知る こ と は出来ません。 2 バイ ト 目以降も、 こ のデー タ を処理で
き るすべてのスレーブ レ シーバは受信を続け ます。スレーブはこ れらのバイ ト の う ち処理
でき ない ものは無視し なければな り ません。ゼネ ラルコ ールア ド レスの内容は、常に 2 バ
イ ト 目で指定さ れます （図 30）。
LSB
0
0
0
0
0
0
0
0
A X X X X X X X B A
first byte
(general call address)
図 30.
second byte
002aag662
ゼネ ラ ル コールア ド レ スの形式
次の 2 つのケースを考慮し な く てはな り ません。
• 最下位ビ ッ ト B が 「0」 の場合。
• 最下位ビ ッ ト B が 「1」 の場合。
ビ ッ ト B が 「0」 の場合、 2 番目のバイ ト の定義は次の通 り 。
0000 0110 (06h) — ハー ド ウ ェ アに よ り 、リ セ ッ ト し スレーブ ア ド レ スのプ ログ ラ ミ ング
可能な部分を書込み。 こ の 2 バ イ ト シーケ ン スを受信する と 、 ゼネ ラル コ ールア ド レ ス
へ応答する よ う にデザイ ン さ れてい るすべてのデバイ スはリ セ ッ ト し 、プ ログ ラム可能な
部分を書き 込みます。
0000 0100 (04h) — ハー ド ウ ェ アに よ っ て、スレーブ ア ド レ スのプ ログ ラ ミ ング可能な部
分を書込み。 挙動は上記と 同じ ですが、 デバイ スを リ セ ッ ト し ません。
0000 0000 (00h) — 2 バイ ト 目の と し て こ の コ ー ド を使用する こ と はでき ません。
ビ ッ ト B が 「1」 の場合、 2 バイ ト シ ーケ ンスは無視 されま す。
3.2.11 ソ フ ト ウ ェ ア リ セ ッ ト
ゼネ ラルコ ール （0000 0000） の後、 2 バイ ト 目と し て 0000 0110 (06h) を送信する と 、
ソ フ ト ウ ェ ア リ セ ッ ト が実行さ れます。 こ の機能はオ プ シ ョ ン で、すべてのデバイ スがこ
のコ マン ド に応答するわけ ではあ り ません。 こ の 2 バイ ト シ ーケ ンスの受信に よ っ て、ゼ
ネ ラル コ ールア ド レ スへ応答する よ う にデザ イ ン さ れてい るすべてのデバ イ スは リ セ ッ
ト し 、 プ ログ ラム可能な部分を書き 込みます。
3.2.12 ス タ ー ト バイ ト
マ イ ク ロ コ ン ト ロー ラの I2 C バス対応には 2 つの方法があ り ま す。マ イ ク ロ コ ン ト ロー ラ
が I2 C バス イ ン タ ー フ ェ ース をハー ド ウ ェ ア で持っ ている な ら、バス リ ク エ ス ト に よ る割
り 込みを用い たプ ログ ラムが可能で し ょ う 。こ のよ う な イ ン タ ー フ ェ ースを実装し てい な
いデバイ スの場合、 ソ フ ト ウ ェ ア よ っ てバスを継続的に監視し なければな り ません。 マ イ
ク ロ コ ン ト ロー ラがバスの監視ややポー リ ング を行 う 時間が増える と 、本来の機能を実行
する時間が削られて し まい ます。
し たがっ て高速なハー ド ウ ェ ア を持つデバイ ス と 、ソ フ ト ウ ェ アポー リ ングに依存し た比
較的遅い マ イ ク ロ コ ン ト ロー ラには、 スピー ド に差が出ます。
こ の遅いデバイ スに対応する ため、デー タ 転送の前に通常よ り も長い ス タ ー ト 手順を置 く
こ と が可能です （図 31）。 こ のス タ ー ト 手順の内容は次の通 り 。
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
30 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
•
•
•
•
ス タ ー ト コ ンデ ィ シ ョ ン （S）
ス タ ー ト バイ ト （0000 0001）
ア ク ノ リ ッ ジ ク ロ ッ クパルス （NACK）
リ ピー ト ス タ ー ト コ ンデ ィ シ ョ ン （Sr）
dummy
acknowledge
(HIGH)
USDA
1
USCL
2
7
8
NACK
S
START byte 0000 0001
図 31.
9
Sr
002aag663
ス タ ー ト バイ ト プ ロ シージ ャ
バスア ク セスを開始する マス タ がス タ ー ト コ ンデ ィ シ ョ ン （S） の後に、 ス タ ー ト バイ ト
（0000 0001） を送信し ま す。 こ れを受け る側のマ イ ク ロ コ ン ト ロー ラはス タ ー ト バイ ト
中の 7 つの 「0」 のいずれか を検出で きれば良いので、 SDA ラ イ ン を低レー ト でサン プ リ
ング でき ます。 こ の SDA ラ イ ンの LOW レベルを検出し た後、 マ イ ク ロ コ ン ト ロー ラは
サン プ リ ン グ を高い レー ト に切 り 替え て リ ピー ト ス タ ー ト コ ンデ ィ シ ョ ン （Sr） を検出
し 、 その後の同期に使用し ます。
ハー ド ウ ェ ア レ シーバはリ ピー ト ス タ ー ト コ ンデ ィ シ ョ ン （Sr） の受信で リ セ ッ ト さ れる
ため、 ス タ ー ト バ イ ト は無視 さ れます。
ス タ ー ト バ イ ト の後、 ア ク ノ リ ッ ジ ク ロ ッ ク パルスが出力 さ れま すが、 こ れはバスの
フ ォーマ ッ ト に合わせる ためのもので、 どのデバイ ス も、 ス タ ー ト バイ ト に対し てア ク ノ
リ ッ ジ を返す こ と はでき ません。
3.2.13 応答し ないスレ ーブの リ セ ッ ト
スレーブからの応答がな く なる と い う 状況はあ ま り 考え られませんが（スレーブからの応
答を得るには UFm I2C バスを介し てではな く 外部信号を用い ます）、も し こ のよ う な状況
が発生し た場合には、 使用し てい る I2 C デバ イ スに HW リ セ ッ ト 入力があれば、 それを
使用 し て リ セ ッ ト すべき です。 HW リ セ ッ ト 入力がない場合は、 電源の再投入でパワーオ
ン リ セ ッ ト （POR） を試みます。
3.2.14 デバイ ス ID
UFm はデバイ ス ID フ ィ ール ド をサポー ト し ていません。
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
31 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
4. I2C バス通信プ ロ ト コル － その他の用法
I2 C バスは、 い く つかのシ ス テムアーキテ ク チ ャの通信プ ロ ト コ ルに採用 さ れてい ます。
こ れ ら のア ーキテ ク チ ャ では、 I2 C の基本仕様に加えて一連のコ マン ド セ ッ ト と ア プ リ
ケーシ ョ ン固有の拡張が行われてい ます。 一般に、 こ のよ う なアーキテ ク チ ャ では、 使わ
れる I/O エキスパン ダのよ う なシ ン プルな I2 C バスデバ イ スがプ ロ ト コ ル と 物理 イ ン タ ー
フ ェ ースを決めてい ます。
4.1 CBUS の互換性
Standard-mode I2 C バスには、 CBUS レ シーバを接続で き ます。 ただ し、 こ の場合 も う 1
つのバス ラ イ ン 「DLEN」 の接続が必要で、 ア ク ノ リ ッ ジ ビ ッ ト は省略さ れま す。 通常、
I2 C デー タ 送信は 8 ビ ッ ト バイ ト のシ ーケ ンスですが、CBUS 対応デバイ スのフ ォーマ ッ
ト は異な っ てい ます。
I2 C と CBUS が混在し たバスでは、I2 C バスデバイ スは CBUS メ ッ セージに応答し てはい
け ません。 こ のため、 どの I2C バス対応デバイ ス も応答 し ない特別な CBUS ア ド レ ス
（0000 001X） が予約 されてい ます。 CBUS ア ド レスの送信後、 DLEN ラ イ ン を ア ク テ ィ
ブに し て CBUS フ ォ ーマ ッ ト のデー タ を送信し ます。 ス ト ッ プ コ ンデ ィ シ ョ ンの後は、
すべてのデバイ スがデー タ を受信でき る状態に戻り ます。
マス タ ト ラ ン ス ミ ッ タ は、 CBUS ア ド レ スの送信後に CBUS フ ォーマ ッ ト を送信でき ま
す。 送信はス ト ッ プ コ ンデ ィ シ ョ ン で終了 し 、 すべてのデバ イ スが こ れを認識 し ます。
注意 ： CBUS を使用するが、 どのよ う な CBUS 対応デバイ スが使用さ れるかが不明な場
合、 設計担当者は使用するデバイ スが要求する ホール ド 時間を設定でき ます。
4.2 SMBus － シ ステム管理バス
SMBus は I2 C ハー ド ウ ェ アお よび I2 C ハー ド ウ ェ ア ア ド レ スを使用し ますが、 独自シ ス
テム と し て第 2 レベルのソ フ ト ウ ェ アが追加さ れてい ます。 特に、 SMBus 仕様ではア ド
レ スの動的割当てを可能にする ア ド レ ス解決プ ロ ト コ ル （ARP） が含まれます。
ハー ド ウ ェ ア と ソ フ ト ウ ェ アの動的な再構成に よ っ て、 バスデバイ スを 「ホ ッ ト プ ラグ」
接続し 、 シ ステムを再起動無し で使 う こ と が可能に な っ てい ます。デバイ スは自動的に認
識さ れ、 固有のア ド レスが割 り 当て られま す。 こ れに よ り プ ラグ ・ ア ン ド ・ プ レ イ を実現
し てい ます。 プ ロ ト コ ル上では、 マス タ と ス レーブ を、 シ ステムホス ト と 他のデバイ ス と
し て区別し て扱い ます。
今日、 SMBus はほと んどの PC でシ ステム管理バス と し て使われています。 1995 年に
Intel 社他に よ っ て開発さ れた SMBus は、 高い互換性と 携帯機器向けの省電力化のため
に、 I2 C の電気特性と ソ フ ト ウ ェ ア特性に変更を加えてい ます。 また、 SMBus にはシ ン
ク ( 引き込み ) 電流が 4mA の 「ハイパワー」 バージ ョ ン 2.0 があ り ま す。 I2C チ ッ プはこ
のシ ン ク電流を駆動でき ない ため、プルア ッ プ抵抗を I2C バスのレベルに調整 し なければ
な り ません。
4.2.1 I2C と SMBus の準拠関係
SMBus プ ロ ト コ ル と I2C プ ロ ト コ ルは基本的に同じ です：SMBus マス タ はプ ロ ト コ ルレ
ベルで I2 C デバイ ス を制御で き、 またその反対も可能です。 I2 C はモ ー ド に よ っ て 0Hz ～
100kHz、 0Hz ～ 400kHz、 0Hz ～ 1MHz、 0Hz ～ 3.4MHz で使 う こ と ができ るのに対 し 、
SMBus ク ロ ッ クは 10kHz ～ 100kHz と 定義 さ れてい ます。 こ のため、 10kHz よ り 低い動
作のI2C バスでは、デバイ スがタ イムア ウ ト し て し ま う ため、SMBus には対応でき ません。
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
32 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
論理レベルも若干異な り 、I2 C の VDD CMOS レベルは 30%/70% であ るのに対 し、SMBus
の TTL は LOW=0.8 V、 HIGH=2.1 V に な っ てい ます。 VDD > 3.0 V であれば問題はあ り ま
せんが、 I2 C デバ イ スが 3.0 V を下回っ てい る場合、 HIGH/LOW 論理レベルが適切に認識
さ れない問題が発生し ます。
4.2.2 タ イムアウ ト 機能
通信時間が長 く なる と 、 SMBus のタ イムアウ ト 機能に よ っ てデバイ スがリ セ ッ ト さ れま
す。 こ れはバスのロ ッ ク ア ッ プ を防止する ためのもので、 最低ク ロ ッ ク周波数を 10 kHz
と 規定 し ていま す。 I2C は 「DC」 バス と し て も動作 し、 マ ス タ からのア ク セス を受け て
い る間、 ス レーブ デバイ スが何ら かのルーチン を実行する ためマ ス タ ・ ク ロ ッ ク をス ト
レ ッ チする こ と も でき ます。 こ れに よ り 、 マス タ にス レーブがビ ジーである こ と を、 通信
状態保持し たま ま通知でき ます． スレーブはタ ス クが完了し た後に、 通信を継続し ます。
I2 C バスではこ の 「待たせる長さ 」 に制限はあ り ませんが、 SMBus システムでは 35 ms
に制限さ れてい ます。
SMBus プ ロ ト コ ルは、 何らかのタ ス クに時間がかかり 過ぎてい る場合、 こ れはバス上に
問題があ り 、こ のモー ド を ク リ アする ためにすべてのデバイ スを リ セ ッ ト し なければな ら
ない状態であ る と 判断し ます。 こ のため、 ス レーブ デバイ スはク ロ ッ ク を長時間 LOW 状
態にする こ と はでき ません。
4.2.3 SMBus 1.0 と SMBus 2.0 の違い
SMBus 仕様によ っ て、ローパワー と ハイパワーの 2 つの電気特性ク ラ スが規定さ れます。
SMBus 1.0 と 1.1 の仕様で規定さ れてい た最初のク ラ スはスマー ト バッ テ リ ーを念頭に
考え られた もので し たが、 他の低電力デバイ スに も適用する こ と が可能です。
バージ ョ ン 2.0 では、 ローパワー と は別にハイ パワーの電気特性が規定さ れてい ます。 こ
のク ラ スは高い ド ラ イ ブ能力が求め られる、 た と えば PCI ア ド イ ン カー ド 間やシ ステム
ボー ド のデバイ ス接続に適し てい ます。
デバ イ スにはバスの VDD や他の電源 VBus （た と えばスマー ト バ ッ テ リ ー） か ら電力を供
給する こ と が可能で、 それぞれのク ラ スの SMBus 電気仕様に準拠し ている限 り 、 相互運
用が可能です。
NXP のデバイ スは、 SMBus 1.0 よ り も高い電気的能力を持っ てい ます。 大き な違いは、
VOL = 0.4 V の電流シ ン ク能力です。
• SMBus ローパワー = 350 A
• SMBus ハイパワー = 4 mA
• I2C バス = 3 mA
プルア ッ プ抵抗が 3 mA で調整さ れていれば、 SMBus の 「ハ イパワー」 デバ イ ス と I2C
バスデバイ スを連携さ せる こ と ができ ます。
詳細は www.nxp.com/redirect/smbus.org を参照。
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
33 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
4.3 PMBus － パワーマネージ メ ン ト バス
PMBus は、 SMBus を通 じ たパワーコ ンバー タ と シ ステムホス ト 間の通信で、 パワー コ ン
バー タ を よ り イ ン テ リ ジ ェ ン ト 制御する標準的な方法です。 PMBus 仕様では標準デバイ
ス コ マン ド セ ッ ト が規定さ れ、各供給元からのデバイ スが同一の機能を持つよ う 定義さ れ
てい ます。 PMBus デバ イ スは SMBus Version 1.1 に転送機能を拡張し た ものと な っ てい
ます。
詳細は www.nxp.com/redirect/pmbus.org を参照。
4.4 イ ン テ リ ジ ェ ン ト プ ラ ッ ト フ ォ ーム管理イ ン タ ー フ ェ ース （IPMI）
イ ン テ リ ジ ェ ン ト プ ラ ッ ト フ ォ ーム管理イ ン タ ー フ ェ ース （IPMI） では、 イ ン テ リ ジ ェ
ン ト プ ラ ッ ト フ ォーム管理ハー ド ウ ェ ア用の、標準化・ 抽象化さ れた メ ッ セージベースの
イ ン タ ー フ ェ ースが規定さ れます。 ま た、 IPMI ではプ ラ ッ ト フ ォーム管理デバイ ス と そ
の特性を記述す る標準化レ コ ー ド も 規定 さ れま す。 IPMI に よ る温度や電圧、 フ ァ ン、
シ ャーシ ・ イ ン ト ルージ ョ ン （chassis intrusion） などのパラ メ ー タの監視で、 シ ステム
の信頼性を高めます。
IPMI は、 自動ア ラー ト 、 自動シ ステムシ ャ ッ ト ダウ ン / 再起動、 リ モー ト 再起動、 電力
制御などの一般的なシ ステム管理機能を提供し ます。イ ン テ リ ジ ェ ン ト プ ラ ッ ト フ ォーム
管理ハー ド ウ ェ ア用に標準化さ れた イ ン タ ー フ ェ ースに よ っ て、ハー ド ウ ェ アの障害を モ
ニ タ リ ングに よ り 早期に予測でき る と 共に、ハー ド ウ ェ アの問題を診断する こ と が可能に
な り ます。
管理能力の拡張、 モ ニ タ リ ング、 シ ャーシ内のイ ベン ト 通知を実現する、 こ の標準化さ れ
たバス と プ ロ ト コ ルは ：
•
•
•
•
•
•
•
I2 C ベース
マルチマス タ
シ ン プルな リ ク エ ス ト / レスポンス ・ プ ロ ト コ ル
IPMI コ マン ド セ ッ ト を使用
非 IPMI デバ イ ス もサポー ト
物理的には I2 C （ただ し 書込み専用。 マス タ 対応デバイ ス）、 ホ ッ ト スワ ッ プは不要
ベースボー ド 管理コ ン ト ロー ラ （BMC） が、 シ ステ ム内の他の管理 コ ン ト ロー ラ か
ら IPMI リ ク エ ス ト メ ッ セージ を受信する こ と が可能
• バス上で非 イ ン テ リ ジ ェ ン ト ・ デバ イ スや管理 コ ン ト ロー ラ をサポー ト
• BMC はコ ン ト ロー ラ と し て機能し 、 シ ステム ソ フ ト ウ ェ ア に IPMB へのア ク セスを
提供
ハー ド ウ ェ ア と ソ フ ト ウ ェ アの実装は分離さ れてお り 、新し い センサーやイベ ン ト を追加
する場合も ソ フ ト ウ ェ アの変更は不要です。
詳細は www.nxp.com/redirect/intel.com/design/servers/ipmi を参照。
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
34 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
4.5 ATCA （Advanced Telecom Computing Architecture）
ATCA （Advanced Telecom Computing Architecture） は、 コ ンパク ト PCI （cPCI） の後継
と なる、 よ り 大き い カ ー ド 、 広いピ ッ チ、 大き な電源供給が可能な ラ ッ ク マウ ン ト 型通信
ハー ド ウ ェ ア を標準化し てい ます。ATCA は温度管理のためのフ ォル ト ト レ ラ ン ト スキー
ム と し てボー ド 間のバス通信に I2 C を し ます。
現在、 Intel 社、 Lucent 社、 Motorola 社な どの大手を含め、 世界中で 100 社以上の企業が
ATCA をサポー ト し てい ます。
ATCA 対応フ ァ ン プ ロ ト コ ルには一般的なア プ ローチが 2 つあ り ます。 1 つはイ ン テ リ
ジ ェ ン ト FRU （フ ィ ール ド 交換可能ユニ ッ ト ） に よ る もので、 フ ァ ン コ ン ト ロ ールを
IPMB （イ ン テ リ ジ ェ ン ト プ ラ ッ ト フ ォーム管理バス） に直接接続でき ます。 も う 1 つは
管理 （Managed） FRU ま たは非 イ ンテ リ ジ ェ ン ト FRU に よ る ものです。
デ ュ アル I2 C バス を管理するためのハー ド ウ ェ ア と ソ フ ト ウ ェ ア を含める こ と が要件と
な っ てい ます。 こ れには、 オ ンボー ド で分離さ れた回路への電力供給、 3 ステー ト が可能
で立上り 時間ア ク セ ラ レー タ (rise time accelerator) を備えるバッ フ ァ を介し たデ ュ アル
I2 C バスが必要と な り ます。I2C コ ン ト ロー ラは、マルチマス タ I2C デ ュ アルバスをサポー
ト する と 共に、プ ロ ト コ ルに規定さ れてい る標準のフ ァ ン コ マン ド を処理し なければな り
ません。 ま た、 オ ンボー ド 温度レポー ト 、 ト レ イ能力レポー ト 、 フ ァ ンのオ フ機能、 不揮
発性ス ト レージ も必要です。
詳細は www.nxp.com/redirect/picmg.org/v2internal/newinitiative を参照。
4.6 デ ィ スプ レ イ ・ デー タ チ ャ ネル （DDC）
デ ィ ス プ レ イデー タ チ ャ ネル （DDC） は、 モ ニ タ やデ ィ スプ レ イ の識別情報や特性を ホ
ス ト に知らせる ための規格です。 DDC バージ ョ ン 2 の仕様では、 I2C バス標準モー ド 仕
様に準拠する こ と が求め られます。 こ のデ ィ スプ レ イ と ホス ト 間の双方向通信を用い て、
例えばモ ニ タ に どのよ う に画像が表示さ れるのかと い う よ う な情報や、 I2C バスに接続さ
れてい る他のデバイ スの制御を可能に し ます。
詳細は www.nxp.com/redirect/vesa.org を参照。
5. バスの速度
オ リ ジナルの I2C バスの動作は 100kbit/s に制限さ れてい ま し た。 し かし その後、 仕様が
追加さ れ、 現在は 5 つの動作速度カ テ ゴ リ が存在 し ま す。 Standard-mode （ス タ ン ダー ド
モー ド ： Sm）、 Fast-mode （フ ァース ト モー ド ： Fm）、 Fast-mode Plus （フ ァ ース ト モー
ド プ ラ ス ： Fm+）、 High-speed mode （ハイ スピー ド モー ド ： Hs-mode） のデバイ スは下
位互換性 ― どのデバイ ス も よ り 低い速度での動作が可能です。
片方向通信であ る Ultra Fast-mode （ウル ト ラ フ ァ ース ト モー ド ： UFm） デバイ スのみ、
前バージ ョ ン と の互換性があ り ません。
• 双方向バス
– Standard-mode (Sm): 最大ビ ッ ト レー ト 100kbit/s
– Fast-mode (Fm): 最大ビ ッ ト レー ト 400 kbit/s
– Fast-mode Plus (Fm+): 最大ビ ッ ト レー ト 1 Mbit/s
– High-speed mode (Hs-mode): 最大ビ ッ ト レー ト 3.4 Mbit/s
• 片方向バス
– Ultra Fast-mode (UFm): 最大ビ ッ ト レー ト 5 Mbit/
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
35 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
5.1 Fast-mode （Fm） － フ ァ ース ト モー ド
Fast-mode デバイ スは最大 400kbit/s でデー タの送受信がで き ま す。最低要件は 400kbit/s
の転送と 同期でき る こ と ； 遅いデバイ スであれば SCL 信号の LOW 期間を延長し て転送
を下げる こ と も でき ます。 SDA ラ イ ン と SCL ラ イ ンのプ ロ ト コ ル、 フ ォ ーマ ッ ト 、 論理
レベル、 最大容量性負荷は Standard-mode I2C バス仕様 と同 じ です。 Fast-mode デバ イ
スは下位互換性があ り 、0 ～ 100kbit/s の I2 C バス と通信可能です。しか し Standard-mode
デバイ スには上位互換性がない ため、Fast-mode I2C バスシ ステムに組み込む こ と はでき
ません。Fast-mode I2C バスの高い転送レー ト をサポー ト でないデバイ スで予期せぬ状況
が生じ る恐れがあ リ ます。
Fast-mode I2 C バスでは Standard-mode に次のよ う な仕様が追加さ れてい ます。
• 最大ビ ッ ト レー ト は 400 kbit/s。
• シ リ アルデー タ （SDA）と シ リ アルク ロ ッ ク（SCL）の信号タ イ ミ ングの変更。CBUS を
はじ め と する他のバスシ ステムは、高い ビ ッ ト レー ト で動作でき ない ため非互換。
• Fast-mode デバイ スの入力は、スパイ ク抑制と SDA/SCL のシ ュ ミ ッ ト ト リ ガ入力を
装備。
• Fast-mode デバイ スの出力バッ フ ァ に、SDA/SCL 信号の立下り エ ッ ジのスロープ制
御を装備。
• Fast-mode デバイ スへの電力供給がオ フ にな っ た場合、SDA お よび SCL の I/O ピ ン
はバス ラ イ ンが遮断さ れない よ う に フ ロー ト 状態にする こ と 。
• バス ラ イ ンに接続 さ れる外部プルア ッ プ・デバ イ スは、Fast-mode I2C バスの短い最大
許容立上り 時間に対応でき る よ う に調整する必要があ り ます。バス負荷が 200pF ま で
の場合、各バ ス ラ イ ン の プ ル ア ッ プ に 抵抗 を 使 う こ と が で き ま す が、バ ス負荷が
200pF ～ 400pF の場合には電流源（最大 3mA）ま たはス イ ッ チ ト 抵抗回路（7.2.4 章参
照）を用い る必要があ る で し ょ う 。
5.2 Fast-mode Plus （Fm+） － フ ァ ース ト モー ド プ ラ ス
Fast-mode Plus （Fm+） デバイ スでは、 バスの転送速度と 駆動で き るバス静電容量が引
き 上げ られてい ます。 Fm+ デバイ スは最大 1Mbit/s のビ ッ ト レー ト で情報の転送が可能
で、 Fast-mode デバ イ スや Standard-mode デバイ ス と の下位互換性を保ち、 複数の転送
速度が混在するバス シ ステムで も双方向通信が可能です。 Fast-mode/Standard-mode シ
ステ ム と 同 じ シ リ アルバスプ ロ ト コ ル と デー タ フ ォ ーマ ッ ト が使われます。 ま た、 Fm+
デバ イ スは Fast-mode/Standard-mode デバイ スよ り 大き な ド ラ イ ブ電流に よ っ て、 よ り
長い、 負荷の大き いバスをバスバッ フ ァ 無し で駆動でき ます。
Fast-mode Plus （Fm+） には、 Standard-mode と 同 じ 400pF の負荷で Fm+ のタ イ ミ ング
仕様 を 満 た す こ と が で き る 強力 な 駆動段が必要 で す。 下位互換性 を 確保 す る た め、
Standard-mode の立上 り 時間 1μs もサポー ト し ま す。 Fast-mode Plus のみで構成さ れて
い る ア プ リ ケーシ ョ ンの場合、 Fast-mode Plus ではこ れま での立上 り / 立下り 時間を扱
える一方で高い駆動能力を持っ てい る ため、 セ ッ ト ア ッ プ、 最低 LOW 時間、 HIGH 時間
扱 う こ と ができ 、 かつ、 Standard-mode の立上り / 立下 り 時間 tf =300 ns と tr=1μs を超え
なければ、 よ り 大き なバス静電容量に対応でき ます。バス速度と 負荷容量のバラ ン スを調
整する こ と で、 最大容量を約 10 倍ま で増やす こ と が可能です。
5.3 Hs-mode － ハイ スピー ド モー ド
Hs-mode （ハイ ス ピー ド モ ー ド ） デバイ スでは、 I2C バスの転送速度が飛躍的に高め られ
ていま す。 Hs-mode デバイ スは最大ビ ッ ト レ ー ト 3.4Mbit/s で転送を行 う こ と がで き 、
Fast-mode Plus、Fast と Standard-mode の各デバイ ス と の下位互換性を持っ てい るので、
複数の転送速度が混在するバスシ ステムで も双方向通信が可能です。 Hs-mode のデー タ
転送では調停と ク ロ ッ ク同期が実行さ れない点を除き 、シ リ アルバスプ ロ ト コ ルと デー タ
フ ォーマ ッ ト は Fast-mode/Standard-mode （F/S-mode） のシ ステム と 変わ り ません。
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
36 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
5.3.1 転送
最大 3.4 Mbit/s のビ ッ ト 転送速度を実現するため、通常の I2C バス仕様に次の変更が加え
られてい ます ：
• Hs-mode マス タ デバイ スに、 SDAH 信号用のオープ ン ド レ イ ン出力バ ッ フ ァ、 SCLH
出力にオープ ン ド レ イ ン ・ プルダウ ン と 電流源プルア ッ プ回路を備えてい ます。 こ の
電流源回路に よ っ て信号の立上り 時間が短縮さ れます。 Hs-mode では同時に 1 個の
マス タ の電流源を有効に でき ます。
• ビ ッ ト 処理能力を高める ため、 Hs-mode の間、 マルチマス タ シ ステムではデー タ 転
送時の調停 / ク ロ ッ ク 同期は実行 さ れません。 調停のプ ロ セ スは必ず、 先行す る
F/S-mode のマス タ コ ー ド 転送で完結し ます。
• Hs-mode マス タ デバイ スが、 HIGH/LOW 比 1 対 2 のシ リ アルク ロ ッ ク信号を生成。
こ れに よ っ て、 セ ッ ト ア ッ プ時間と ホール ド 時間のタ イ ミ ング要件が緩和さ れます。
• マス タ デバイ スに内蔵ブ リ ッ ジ を実装する こ と が可能 （オ プ シ ョ ン）。 Hs-mode での
転送時、 Hs-mode デバ イ スの高速デー タ （SDAH） ラ イ ン と 高速シ リ ア ルク ロ ッ ク
（SCLH） ラ イ ンは こ の ブ リ ッ ジ に よ っ て F/S-mode デバ イ スの SDA/SCL ラ イ ン と 分
離さ れ、 SDAH/SCLH ラ イ ンの静電負荷を軽減、 立上り 時間と 立下り 時間が高速化さ
れます。
• スレーブデバ イ スにおけ る Hs-mode と F/S-mode の唯一の違いは、 動作速度です。
Hs-mode スレーブ では、 SCLH お よび SDAH 出力にオープ ン ド レ イ ン出力バッ フ ァ
を備えます。SCLH ピ ンではオ プシ ョ ンで プルダウ ン ト ラ ンジ ス タ を使っ て SCLH 信
号の LOW レベルをス ト レ ッ チで き ま すが、 Hs-mode 転送時で こ れが可能なのは、 ア
ク ノ リ ッ ジ ビ ッ ト の後のみです。
• Hs-mode デバ イ スの SDAH/SCLH の入力は、 スパイ ク抑制と シ ュ ミ ッ ト ト リ ガを装
備。Hs-mode デバイ スの出力バ ッ フ ァは、SDAH/SCLH 信号の立下り エ ッ ジのスロー
プ制御を装備。
Hs-mode デバイ スのみで構成さ れたシ ステムの、 物理的な I2C バス構成を下図 （図 32）
に示し ます。 マス タ デバイ スの SDA ピ ン と SCL ピ ンはバス速度混合型シ ステム用で、
Hs-mode のみのシ ステムには接続さ れません。 こ のよ う な場合、 こ れらのピ ンは他の機
能のために使 う こ と ができ ます。
オ プ シ ョ ンの直列抵抗 Rs は、 I2 C バスデバイ スの I/O 段をバス ラ イ ンの高電圧スパイ ク
から保護し 、 リ ンギング と 干渉を最小限に抑えます。
プルア ッ プ抵抗 Rp は、バスがフ リ ー状態の と き に SDAH/SCLH ラ イ ン を HIGH レベルに
保ち、 信号が LOW から HIGH へ変化する際には規定の立上り 時間内に プルア ッ プ し ま
す。 バス ラ イ ンの静電容量負荷が大き い場合 （>100 pF） 、 立上り 時間の仕様に合わせて
抵抗 Rp を外部電流源に よ る プルア ッ プに置き 換え る こ と が可能です。 ア ク ノ リ ッ ジ ビ ッ
ト に よ っ て処理が継続さ れない限り 、 Hs-mode 転送での SCLH ク ロ ッ クパルスの立上り
時間は、 ア ク テ ィ ブ マス タ の内部電流源プルア ッ プ回路 MCS に よ っ て短縮 されま す。
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
37 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
VDD
Rp
Rp
SDAH
SCLH
Rs
Rs
Rs
Rs
Rs
Rs
Rs
(1)
SDAH
(2)
SCLH
(2)
SDAH
SCLH
SDAH
SCLH
(2)
(2)
(2)
(2)
SDA
(1)
SCL
(1)
SDAH
SCLH
(2)
(2)
MCS
(4)
(4)
Rs
SDA
SCL
MCS
(3)
(3)
VDD
VSS
VSS
SLAVE
SLAVE
VSS
(1)
VDD
VSS
MASTER/SLAVE
MASTER/SLAVE
msc612
(1) SDA と SCL は使用 し ません （他の機能で使用）
(2) 入力フ ィ ル タ へ
(3) ア ク テ ィ ブ マス タ のみが電流源プルア ッ プ回路を有効化可能
(4) 点線で示 さ れてい る ト ラ ン ジ ス タ は、 シ リ アルク ロ ッ ク 信号 SCLH をス ト レ ッ チで きる オプ シ ョ ンのオープ ン ド レ イ ン出力
図 32.
Hs-mode デバ イ スのみの I2 C バス構成
5.3.2 Hs-mode のシ リ アルデー タ形式
Hs-mode でのシ リ アルデー タ 転送形式は、 Standard-mode I2C バス仕様に準拠し てい ま
す。 Hs-mode は、 次のコ ンデ ィ シ ョ ンの後にのみ開始でき ます （すべて F/S-mode）。
1. ス タ ー ト コ ンデ ィ シ ョ ン （S）
2. 8 ビ ッ ト マス タ コ ー ド （0000 1XXX）
3. ノ ッ ト ・ ア ク ノ リ ッ ジ ビ ッ ト （A）
詳細を図 33 および図 34 に示 し ま す。 こ のマス タ コ ー ド の主な機能は次の 2 つです。
• 競合する マス タ 間の調停と 同期化を F/S-mode 速度で実行し 、 1 マス タ を有効に し ま
す。
• Hs-mode のデー タ 転送開始を通知。
Hs-mode マス タ コ ー ド は予約済の 8 ビ ッ ト ・ コ ー ド で、 スレーブ ア ド レ スの指定や他の
目的には使用 さ れません。 ま た、 各マス タ には固有のマ ス タ コ ー ド があ るので、 1 つの
I2 C バスシ ステム上に最大 8 つのマス タ を接続で き ま す （ただ し マス タ コ ー ド 0000 1000
はテ ス ト お よび診断用に予約さ れてい ます）。Hs-mode マス タ デバイ スのマス タ コ ー ド は
ソ フ ト ウ ェ アに よ る設定が可能で、 シ ステムの設計担当者が指定し ます。
調停と ク ロ ッ ク同期は、 マス タ コ ー ド と ノ ッ ト ・ ア ク ノ リ ッ ジ ビ ッ ト （A） の送信中にの
み実行さ れ、 その後は有効と さ れた 1 つのマス タ のみがア ク テ ィ ブに な り ます。 マス タ
コ ー ド は、 他のデバ イ スに対 し て Hs-mode 転送が開始 される こ と、 ま た接続し てい るデ
バイ スは Hs-mode 仕様に対応する必要があ る こ と を示 し ま す。 マス タ コ ー ド に ア ク ノ
リ ッ ジ でき るデバイ スはないので、 マス タ コ ー ド には ノ ッ ト ・ ア ク ノ リ ッ ジ （A） が続き
ます。
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
38 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
ノ ッ ト ・ ア ク ノ リ ッ ジ ビ ッ ト （A） の後、 SCLH ラ イ ンが HIGH レベルに プルア ッ プ さ れ、
ア ク テ ィ ブ と な っ たマス タ は Hs-mode に切 り 替わ り 、 SCLH 信号用の電流源プルア ッ プ
回路をオ ンに し ます （時間 tH、 図 34）。 他のデバイ スは SCLH 信号の LOW 期間を ス ト
レ ッ チする こ と で時間 tH の前に シ リ アル送信を遅らせる こ と ができ るので、 ア ク テ ィ ブ
マス タ はすべてのデバ イ スが SCLH ラ イ ン を リ リ ース し、 SCLH 信号が HIGH レベルに
達 し た と き に電流源プルア ッ プ回路をオ ンに でき ます。
次に、 ア ク テ ィ ブ マス タ は リ ピー ト ス タ ー ト コ ンデ ィ シ ョ ン （Sr） お よび こ れに続け て
R/W ビ ッ ト と共に 7 ビ ッ ト のス レーブア ド レス （ま たは 10 ビ ッ ト ・ スレーブ ア ド レ ス。
3.1.11 章参照） を送信し 、 指定し た スレーブから ア ク ノ リ ッ ジビ ッ ト （A） を受信し ます。
リ ピー ト ス タ ー ト コ ンデ ィ シ ョ ン の後、 お よ び各ア ク ノ リ ッ ジ ビ ッ ト （A） ま たは ノ ッ
ト ・ ア ク ノ リ ッ ジ ビ ッ ト （A） の後、 ア ク テ ィ ブ マス タ は電流源プルア ッ プ回路をオ フに
し ます。 こ れに よ っ て、 他のデバイ スは SCLH 信号の LOW 期間を ス ト レ ッ チする こ と で
シ リ アル送信 を遅 ら せる こ と がで き ま す。 ア ク テ ィ ブ マ ス タ は、 すべてのデバ イ スが
SCLH 信号を リ リ ース し て HIGH レベルに戻っ た時に、電流源プルア ッ プ回路を再度オ ン
に し 、 SCLH 信号の立上 り 時間の最後の部分をスピー ド ア ッ プ し ます。
Hs-mode でのデー タ 送信は リ ピー ト ス タ ー ト コ ンデ ィ シ ョ ン （Sr） で継続し 、 ス ト ッ プ
コ ンデ ィ シ ョ ン （P） の後に、 F/S-mode に戻り ます。 マス タ は複数の Hs-mode を リ ピー
ト ス タ ー ト コ ンデ ィ シ ョ ン （Sr） で繋い で転送する こ と でマス タ コ ー ド に よ る オーバー
ヘ ッ ド を軽減でき ます。
Hs-mode (current-source for SCLH enabled)
F/S-mode
S
MASTER CODE
A
Sr
SLAVE ADD. R/W
A
DATA
F/S-mode
A/A P
(n bytes + ack.)
Hs-mode continues
Sr SLAVE ADD.
msc616
図 33.
UM10204
ユーザー マニ ュ アル
Hs-mode のデータ 転送形式
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
39 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
A
8-bit master code 0000 1xxx
S
t1
tH
SDAH
SCLH
1
2 to 5
6
7
8
9
F/S-mode
R/W
7-bit SLA
Sr
n + (8-bit data
A
+
A/A)
Sr P
SDAH
SCLH
1
2 to 5
6
7
8
9
1
2 to 5
6
7
8
9
If P then
F/S-mode
Hs-mode
If Sr (dotted lines)
then Hs-mode
tH
tFS
= Master current source pull-up
msc618
= Resistor pull-up
図 34.
完全な Hs-mode デー タ 転送
5.3.3 F/S-mode か ら Hs-mode への切替
リ セ ッ ト と 初期化の後、 Hs-mode デバ イ スは Fast-mode に な っ てい な く てはな り ません
（Fast-mode は Standard-mode と下位互換性を有 し てい るので事実上は F/S-mode）。 各
Hs-mode デバ イ スは Fast-mode と Hs-mode 間の切替が可能で、 こ れらの切替は I2C バ
スのシ リ アル転送で制御 さ れます。
時間 t1 の前 （図 34）、 接続さ れている各デバイ スは Fast-mode で動作し てい ます。 時間
t1 と tH の間 （こ の時間間隔はデバ イ スに よ っ て ス ト レ ッ チ可能） 、 各接続デバイ スは
「S 00001XXX A」 のシ ーケン ス を認識し 、内部回路を Fast-mode 設定から Hs-mode 設定
に移行し なければな り ません。 時間 t1 と tH の間の、 接続さ れてい る マス タ と スレーブデ
バイ スに よ る切替のプ ロ セスは次の通り 。
ア ク テ ィ ブ （選ばれた） マス タ
1. Hs-mode のスパイ ク抑制要件に し たがっ て SDAH/SCLH 入力フ ィ ル タ を調整。
2. Hs-mode の要件に し たがっ てセ ッ ト ア ッ プ時間と ホール ド 時間を調整。
3. Hs-mode の要件に し たがっ て SDAH/SCLH 出力段のス ロープ制御を調整。
4. 時間 tH の後に要求さ れる Hs-mode のビ ッ ト レー ト に切替。
5. 時間 tH で SCLH 出力段の電流源プルア ッ プ回路を有効化。
非ア ク テ ィ ブ マス タ ま たは選ばれなかっ たマス タ
1. Hs-mode のスパイ ク抑制要件に し たがっ て SDAH/SCLH 入力フ ィ ル タ を調整。
2. ス ト ッ プ コ ンデ ィ シ ョ ン を検出し てバスが再度フ リ ーに なる ま で待機。
すべてのスレーブ
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
40 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
1. Hs-mode のスパイ ク抑制要件に し たがっ て SDAH/SCLH 入力フ ィ ル タ を調整。
2. Hs-mode の要件に し たがっ てセ ッ ト ア ッ プ時間と ホール ド 時間を調整。 こ の要件は、
入力フ ィ ルタ の調整時にすでに満た さ れてい る こ と もあ り ます。
3. 必要に応じ 、 SDAH 出力段のスロープ制御を調整。 スレーブデバイ スの場合、 スロー
プ制御を適用でき るのは SDAH 出力段のみで、 回路の許容範囲に よ っ ては、 内部回
路を切り 替える必要な し に Fast-mode の要件と Hs-mode の要件の両方を満たす こ と
が可能。
時間 tFS の時点で （図 34）、 各接続デバイ スはス ト ッ プ コ ンデ ィ シ ョ ン （P） を認識し 、
内部回路を Hs-mode 設定から、 時間 t1 の前と 同様の Fast-mode 設定に戻さ なければな
り ません。 こ れは、 Fast-mode 仕様に規定 されたバスのフ リ ー最短時間 （表 10） の内に
完了し なければな り ません。
5.3.4 低速度モー ド での Hs-mode デバイ ス
Hs-mode デバイ スは完全な下位互換性を持っ てお り 、 F/S-mode I2C バスシ ステムに接続
でき ます （図 35）。 こ の構成ではマス タ コ ー ド は送信 されないため、 すべてのマス タ デバ
イ スは F/S-mode のま ま、電流源はオ フの状態で、 F/S-mode の速度で通信を実行し ます。
F/S-mode バスシ ステムへの接続には SDAH ピ ン と SCLH ピ ン を使用するので、Hs-mode
マス タ デバイ スの SDA ピ ン と SCL ピ ン （あ る場合） は他の機能のために使 う こ と ができ
ます。
VDD
Rp
Rp
SDA
SCL
Rs
Rs
Rs
Rs
Rs
Rs
Rs
(1)
SDAH
(2)
SCLH
SDAH
(2)
(2)
SCLH
SDAH
(2)
(4)
(2)
SCLH
SDA
Rs
Rs
SCL
(2)
SDA
(2)
SCL
(2)
SDA
(2)
SCL
(2)
(3)
(4)
Rs
(1)
(4)
VDD
VSS
VSS
Hs-mode
SLAVE
Hs-mode
SLAVE
VSS
VSS
Hs-mode
MASTER/SLAVE
F/S-mode
MASTER/SLAVE
VSS
F/S-mode
SLAVE
msc613
(1) ブ リ ッ ジは使用 し ません。 SDA と SCL には別の機能があ る場合があ り ます。
(2) 入力フ ィ ル タ へ。
(3) 電流源プルア ッ プ回路はオ フ 。
(4) 点線で示 さ れてい る ト ラ ン ジ ス タ は、 シ リ アルク ロ ッ ク 信号 SCL を ス ト レ ッ チでき るオ プ シ ョ ンのオー プ ン ド レ イ ン出力。
図 35.
Hs-mode デバイ ス － F/S-mode 速度
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
41 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
5.3.5 同一シ リ アルバスシ ステム上での速度混在モー ド
Hs-mode デバ イ ス、 Fast-mode デバイ ス、 Standard-mode デバイ スを組合わせて混在す
る シ ステムを作る場合、相互接続ブ リ ッ ジ を使用し て、 ビ ッ ト レー ト が異なる様々なデバ
イ スを接続でき ます （図 36、 図 37）。
適切な タ イ ミ ング で Hs-mode セ ク シ ョ ン と F/S-mode セ ク シ ョ ンの接続 / 接続解除を行
う ために、 ブ リ ッ ジが 1 個必要です。 こ のブ リ ッ ジには、 供給電圧が異なる複数のデバ
イ スの接続を可能にする レベルシ フ ト 機能が含まれてい ます。た と えば、SDA ピ ン と SCL
ピ ンが 5 V をサポー ト し ていれば、 VDD2 が 5V の F/S-mode デバ イ ス を V DD1 が 3 V 以下
の Hs-mode デバイ スに接続する こ と が可能です（VDD2V DD1 ）。こ のブ リ ッ ジは Hs-mode
マス タ デバ イ スに統合 さ れ、 SDAH、 SCLH、 SDA、 SCL のシ リ アル信号で制御 さ れます。
こ のよ う なブ リ ッ ジは、 どの IC に も自律的回路と し て実装でき ます。
TR1、 TR2、 TR3 は N チ ャ ネル ト ラ ンジ ス タ で、 TR1 と TR2 は ト ラ ン ス フ ァ ゲー ト 機能
を持ち、 TR3 はオープ ン ド レ イ ン プルダウ ン段 と な っ てい ます。 TR1 ま たは TR2 は双方
向に LOW レベルを転送する機能を持ち、 ド レ イ ン と ソースの両方が HIGH レベルと な っ
た場合は ド レ イ ン と ソース間がハイ イ ン ピーダン ス と な り ます。ま た こ れらの ト ラ ン ジ ス
タ はレベルシ フ タ と し て機能も持っ ていお り 、 SDAH と SCLH は V DD1 に、 SDA と SCL
は VDD2 にプルア ッ プ さ れます。
F/S-mode 速度では、 いずれかの Hs-mode マス タ に内蔵 さ れた ブ リ ッ ジが SDAH/SCLH
ラ イ ンが SDA/SCL ラ イ ンに接続 され、Hs-mode デバ イ スが低い速度で F/S-mode デバ イ
ス と 通信し ます。 F/S-mode 転送の間、 すべての接続デバイ ス間におい て調停と 同期が可
能です （3.1.7 章参照）。 Hs-mode 転送の間は、 2 つのバスセ ク シ ョ ン を分離する ために
ブ リ ッ ジがオープ ン と な り 、 Hs-mode デバ イ ス間で 3.4Mbit/s の通信が可能に な り ます。
Hs-mode デバイ ス と F/S-mode デバイ ス間の調停はマス タ コ ー ド （0000 1XXX） の間に
のみ実行さ れます。 通常は 4 つのゼロが先行する スレーブ ア ド レ スは他に存在し ないの
で、 Hs-mode マ ス タ がバ ス を 得 ま す。 他の マ ス タ は、 予約済の 8 ビ ッ ト コ ー ド
（0000 0XXX） に よ っ てのみ選ばれる こ と がで き ます。 こ の場合、 ブ リ ッ ジは閉じ たま ま
で、 転送は F/S-mode で実行さ れます。 こ のよ う なシ ステムにおけ る通信速度の例を下表
（表 8） に示し ます。
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
42 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
VDD2
VDD1
Rp
Rp
Rp
BRIDGE
SDAH
Rs
SDAH
TR1
SDA
SCLH
Rs
SCLH
TR2
SCL
(1)
(1)
Rs
Rs
Rs
Rs
Rs
SDAH
SCLH
SDAH
SCLH
SDAH
SCLH
(2)
(2)
(2)
(2)
(2)
(2)
Rs
SDA
VSS
SCL
(2)
(4)
SDA
(2)
MCS
(4)
(2)
VSS
Hs-mode
SLAVE
Hs-mode
SLAVE
Rs
SCL
(2)
Rs
SDA
(2)
Rs
SCL
(2)
MCS
(3)
VSS
(4)
(3)
VDD
VSS
Rs
TR3
Rp
VDD
VSS
Hs-mode
MASTER/SLAVE
VSS
Hs-mode
MASTER/SLAVE
VSS
F/S-mode
MASTER/SLAVE
F/S-mode
SLAVE
msc614
(1) ブ リ ッ ジは使用 し ません。 SDA と SCL には別の機能があ る場合があ り ます。
(2) 入力フ ィ ル タ へ。
(3) ア ク テ ィ ブ マス タ のみが電流源プルア ッ プ回路を有効化可能。
(4) 点線で示 さ れてい る ト ラ ン ジ ス タ は、 シ リ アルク ロ ッ ク 信号 SCL ま たは SCLH を ス ト レ ッ チ でき るオ プ シ ョ ンのオー プ ン ド
レ イ ン出力。
図 36.
Hs-mode およ び F/S-mode の転送速度のバス ・ シ ステム
表 8.
速度混合型のバスシ ステムにおける通信ビ ッ ト レー ト
伝送対象
シ リ アルバス ・ シ ステム構成
Hs + Fast +
Standard
Hs + Fast
Hs + Standard
Fast + Standard
Hs  Hs
0 ～ 3.4 Mbit/s
0 ～ 3.4 Mbit/s
0 ～ 3.4 Mbit/s
-
Hs  Fast
0 ～ 100 kbit/s
0 ～ 400 kbit/s
-
-
Hs  Standard
0 ～ 100 kbit/s
-
0 ～ 100 kbit/s
-
Fast  Standard
0 ～ 100 kbit/s
-
-
0 ～ 100 kbit/s
Fast  Fast
0 ～ 100 kbit/s
0 ～ 400 kbit/s
-
0 ～ 100 kbit/s
Standard  Standard
0 ～ 100 kbit/s
-
0 ～ 100 kbit/s
0 ～ 100 kbit/s
注意 ： 表 8 では、 3.4Mbit/s での動作時、 Hs デバ イ スは Fm デバ イ スお よび Sm デバ イ ス
から分離さ れてい る こ と が前提と な っ てい ます。バス速度は、バスに接続さ れてい るデバ
イ スの中で最も遅いデバイ スの最大通信レー ト が上限に な り ます。
5.3.6 速度混合型バス ・ シ ステムにおけ る Standard、 Fast-mode、 Fast-mode Plus で
の転送
上図 （図 36） のブ リ ッ ジは対応するシ リ アルバス ラ イ ン を相互接続 し、 1 つのシ リ アル
バスシ ステ ムを形成 し てい ま す。 マ ス タ コ ー ド （0000 1XXX） は転送さ れなければ、 電
流源プルア ッ プ回路はオ フのま ま で、すべての出力ステージはオープ ン ド レ イ ン と な り ま
す。 Hs-mode デバイ スを含め、 各デバイ ス間の通信は F/S-mode I2C バス仕様のプ ロ ト コ
ル、 フ ォーマ ッ ト 、 速度で実行さ れます。
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
43 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
5.3.7 速度混合型バスシ ステムにおけ る Hs-mode での転送
ス タ ー ト コ ンデ ィ シ ョ ン、 マス タ コ ー ド 、 ノ ッ ト ・ ア ク ノ リ ッ ジ A （F/S-mode 速度） に
よ っ て開始さ れる Hs-mode 転送のタ イ ミ ング を下図 （図 37） に示し ます。 こ のタ イ ミ ン
グ図は 2 つに分け られてい ますが、全体 と し て時間 tH でつながる 1 連のタ イ ミ ング です。
マス タ コ ー ド は、 ア ク テ ィ ブ ・ マス タ ま たは非ア ク テ ィ ブ ・ マス タ のブ リ ッ ジに よ っ て
認識さ れます （図 36）。 ブ リ ッ ジ では以下の処理が実行さ れます。
• t1 と tH の間で （図 37）、 ト ラ ン ジ ス タ TR1 がオープ ン と な り SDAH ラ イ ン と SDA
ラ イ ン を分離、その後 ト ラ ン ジ ス タ TR3 が閉 じ て SDA ラ イ ン を V SS に プルダウ ン し
ます。
• SCLH と SCL の両方が HIGH に なる と （図 37 の tH ）、 ト ラ ン ジ ス タ TR2 をオープ
ン、 SCLH ラ イ ン と SCL ラ イ ン を分離 し ます。 TR2 は、 Sr の後 SCLH が LOW に な
る前にオープ ンに し なければな り ません。
Hs-mode 転送は、tH の後の リ ピー ト ス タ ー ト コ ンデ ィ シ ョ ン（Sr）で開始 し ま す。Hs-mode
転送の間、SCL ラ イ ンは HIGH のま まで、SDA ラ イ ンは LOW のレベルに置かれ、 ス ト ッ
プ コ ンデ ィ シ ョ ン （P） の準備状態と な り ます。
各ア ク ノ リ ッ ジ ビ ッ ト （A） ま たは ノ ッ ト ・ ア ク ノ リ ッ ジ ビ ッ ト （A） の後、 ア ク テ ィ ブ
マス タ は電流源プルア ッ プ回路をオ フに し ます。 こ れに よ り 、 他のデバイ スは SCLH 信
号の LOW 期間のス ト レ ッ チが可能にな り 、 次のシ リ アル送信を遅らせる こ とがで き ま
す． ア ク テ ィ ブ マス タ は、 すべてのデバ イ スが SCLH 信号を リ リ ース し て HIGH レベル
に なる と 、立上り 時間早 く する ための電流源プルア ッ プ回路を再度有効化し ます。バスハ
ング ア ッ プからの回復を行 う 場合に備えて、 F/S-mode デバ イ スはいつで も SCL ラ イ ン
を最低 1μs の間プルダウンする こ と によ っ て、 ブ リ ッ ジ を閉じ る こ と がで き ます （TR1
と TR2 はク ローズ、 TR3 はオープ ン）。
Hs-mode はス ト ッ プ コ ンデ ィ シ ョ ン （P） で終了 し、 バスシ ステムは F/S-mode に戻り ま
す。 SDAH でス ト ッ プ コ ン デ ィ シ ョ ン （P） を検出する と、 ア ク テ ィ ブ マ ス タ は電流源
MCS をオ フ に し ま す （図 37 の tFS）。 ブ リ ッ ジ も こ のス ト ッ プ コ ンデ ィ シ ョ ン を認識 し 、
以下の処理が実行さ れます。
1. tFS の後 ト ラ ン ジ ス タ TR2 を閉じ 、SCLH を SCL に接続（こ の時点でど ち ら も HIGH）。
tFS の後 ト ラ ンジ ス タ TR3 をオープ ンに し て、SDA ラ イ ン を リ リ ース、 プルア ッ プ抵
抗 Rp に よ っ て HIGH にな り ま す。こ れが F/S-mode デバ イ スのス ト ッ プ コ ンデ ィ シ ョ
ンに な り ます。TR3 は、 ス ト ッ プ コ ンデ ィ シ ョ ン と 次のス タ ー ト コ ンデ ィ シ ョ ンの間
のバス ・ フ リ ー時間が必ず Fast-mode に準拠する よ う に、 迅速にオープ ン し なけれ
ばな り ません （表 10 の tBUF を参照）。
2. SDAがHIGH に達 し た後（図37のt2）、ト ラ ンジ ス タ TR1 を閉じ てSDAH と SDA を接続
し ます （備考 : バスラ イ ンのスパイ ク を防止するため、 すべてのラ イ ンが HIGH に
な っ てから接続さ れます）。 TR1 と TR2 は、 Fast-mode 仕様に準拠する よ う バス ・ フ
リ ー時間内に閉じ なければな り ません （表 10 の tBUF を参照）。
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
44 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
8-bit Master code 00001xxx
S
A
t1
tH
SDAH
SCLH
1
2 to 5
6
7
8
9
1
2 to 5
6
7
8
9
SDA
SCL
F/S mode
R/W
7-bit SLA
Sr
n × (8-bit DATA
A
+
A/A)
Sr P
SDAH
SCLH
1
2 to 5
6
7
8
9
1
2 to 5
6
7
8
9
P
SDA
t2
SCL
If P then
F/S mode
Hs-mode
If Sr (dotted lines)
then Hs-mode
tH
tFS
mcs611
= MCS current source pull-up
= Rp resistor pull-up
図 37.
速度混合型バスシ ステムにおけ る完全な Hs-mode 伝送
5.3.8 速度混合型バスシ ステムのブ リ ッ ジのタ イ ミ ング要件
上図 （図 37） のよ う に t1、 tH、 tFS における ブ リ ッ ジの動作は、 SDAH ラ イ ン と SCLH ラ
イ ンに影響 し ない よ う に実行 さ れなければな り ません。 ま た、 ブ リ ッ ジは SDA ラ イ ン と
SCL ラ イ ンについ て、 Fast-mode 仕様の タ イ ミ ングに準拠 し なければな り ません。
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
45 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
5.4 Ultra Fast-mode
Ultra Fast-mode （UFm） デバイ スは、 高速な I2 C バス転送を実現 し ま す。 UFm デバ イ ス
のビ ッ ト レー ト は最大 5Mbit/s です。UFm デバイ スはプ ッ シ ュ プル ド ラ イバを装備し 、プ
ルア ッ プ抵抗を な く す こ と に よ っ て高い転送速度を実現し てい ます。シ リ アルバスプ ロ ト
コ ル と デー タ フ ォーマ ッ ト は、 Sm、 Fm、 Fm+ シ ス テム と同 じ ものが使われます。 UFm
バスデバイ スは、 双方向 I2 C バスデバイ ス と 非互換です。
6. I/O ス テージ と バス ラ イ ンの電気特性 と タ イ ミ ン グ
6.1 Standard、 Fast、 Fast-mode Plus デバイ ス
I/O レベル、 I/O 電流、 スパイ ク抑制、 出力スロープ制御、 ピ ン静電容量を表 9 に、 ま た
I2 C バスのタ イ ミ ング特性、 バス ラ イ ン静電容量、 ノ イズマージ ン を表 10 に示し ます。
I2 C バスのタ イ ミ ン グ規定は図 38 を参照 し て く だ さ い。
表 10 に 規定 さ れ て い る SCL ク ロ ッ ク の HIGH と LOW の最小期間に よ っ て、
Standard-mode デバ イ スは 100kbit/s、 Fast-mode デバ イ スは 400kbit/s、 Fast-mode Plus
デバ イ スは 1000kbit/s の最大ビ ッ ト 転送レー ト と な り ます。 デバイ スはそれぞれの最大
ビ ッ ト レー ト でデー タ を送信ま たは受信に対応、 あ るいは、 ク ロ ッ ク 同期の処理 （3.1.7
章 参照） を利用 し た SCL 信号の LOW 期間のス ト レ ッ チに よ り マス タ を強制的に待機状
態に し ながら転送する方法に対応でき なければな り ません。後者の場合、転送レー ト は低
く な り ます。
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
46 of 63
UM10204
ユーザー マニ ュ アル
0
3
-
（オープ ン ド レ イ ン または
オープ ン コ レ ク タ ） シ ン ク 電
流 3 mA、 VDD > 2 V
（オープ ン ド レ イ ン または
オープ ン コ レ ク タ ） シ ン ク 電
流 2 mA[3]、 VDD  2 V
VOL = 0.4 V
VOL = 0.6 V[4]
シ ュ ミ ッ ト ト リ ガ入力の
ヒ ステ リ シ ス
LOW レベル出力電圧 1
LOW レベル出力電圧 2
LOW レベル出力電流
VIHmin から VILmax への
出力立下 り時間
入力 フ ィ ル タ で抑制する
必要のあ るスパ イ クのパルス幅
入力電流各 I/O ピ ン
各 I/O ピ ンの静電容量 [10]
Vhys
VOL1
VOL2
IOL
tof
tSP
Ii
Ci
All information provided in this document is subject to legal disclaimers.
Rev.
5.0J.01
—2012
2012年
年10
12月
月924
Rev.
5.0J —
日日
VDD がオ フ の場合、 Fast-mode デバ イ ス と Fast-mode Plus デバ イ スの I/O ピ ンは SDA/SCL ラ イ ン を影響 し ない よ う に し なければな り ません。
[9]
[10] マルチ プ レ ク サやスイ ッ チ など特別な目的を有す るデバイ スの場合、 複数の信号線を接続す るためこ の静電容量を超える場合があ り ます。
Fast-mode Plus では、 出力段 と バス タ イ ミ ングの立下 り 時間は同 じ に なっ てい ます。 直列抵抗使用の可否は、 設計担当者の判断に委ねら れます。
SDA お よび SCL 入力の入力フ ィ ル タ は、 50ns 未満の ノ イ ズスパ イ ク を抑制。
[8]
Fast-mode と の下位互換性が必要。
[6]
[7]
400 kHz で最大バス負荷 を ド ラ イ ブ す るためには、 0.6V VOL で 6mA IOL が必要。 この仕様を満た し ていないデバ イ スを用いて も、 400kHz/400pF ではあ り ませんが機能は し ます。
表 10 に記載 さ れてい る SDA/SCL バス ラ イ ンの最大 tf （300 ns） は、 出力ステー ジに規定 さ れてい る最大 t of （250 ns） よ り 大 き く な っ ていま す。 これは、 図 45 のよ う に直列保護抵抗 （Rs）
を SDA/SCL の各ピ ン と バス ラ イ ンの間に接続 し て も、 最大 tf を超えない よ う にす るためのも のです。
[4]
pF
A
ns
ns
mA
mA
[5]
VDD <2 V の、 よ り 小さ な電流の場合も VDD 3.0V 時 3mA を ド ラ イ ブす る抵抗で同じ RC 時定数 と な り ます。
10
最大 VIH = VDD(max) + 0.5 V ま たは 5.5 V のいずれか低い方。 詳細は各デバイ スのデー タ シー ト を参照 し て く だ さ い。
-
+10[9]
50[8]
120[7]
-
-
[3]
10
V
V
V
0.2VDD V
0.4
-
[2]
[2]
10
-
+10[9]
10[9]
+10
10[9]
0
50[8]
0
-
20 
(VDD / 5.5 V)[6]
250[5]
20 
(VDD / 5.5 V)[6]
250[5]
-
20
0
-
-
0.2VDD
0
0.05VDD
0.7VDD[1]
6
3
0
0.4
-
[2]
-
-
-
0
0.05VDD
0.7VDD
最大
単位
0.3VDD V
一部の古い Standard-mode デバイ スでは、 入力レベルが VIL = 1.5 V お よび VIH = 3.0 V に固定 さ れてい ます。 詳細は各デバイ スのデー タ シ ー ト を参照 し て く だ さ い。
-
-10
-
0.4
-
[2]
0.5
最小
Fast-mode Plus
[1]
0.1VDD < V I < 0.9VDDmax
0.7VDD
HIGH レベル入力電圧 [1]
VIH
最大
0.3VDD
0.5
0.3VDD
最大
最小
-0.5
最小
LOW レベル入力電圧 [1]
Fast-mode
Standard-mode
VIL
条件
パラ メ ー タ
シ ンボル
表 9.
SDA お よび SCL I/O ス テージの特性
n/a = 該当せず
xxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxx x x x xxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxx xx xx xxxxx
xxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxx xxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxx x x
xxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxx
xxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxx xxx
NXP Semiconductors
UM10204
I2C バス仕様お よびユーザーマニ ュ アル
© NXP B.V. 2012. All rights reserved.
47 of 63
UM10204
ユーザー マニ ュ アル
-
-[4]
4.7
4.0
4.7
5.0
0[3]
ホール ド 時間
（ リ ピー ト ） ス タ ー ト コ ンデ ィ シ ョ ン
SCL ク ロ ッ クの LOW 期間
SCL ク ロ ッ クの HIGH 期間
リ ピー ト ス タ ー ト コ ンデ ィ シ ョ ンの
セ ッ ト ア ッ プ時間
デー タ ホール ド 時間 [2]
tHD;STA
tLOW
tHIGH
tSU;STA
tHD;DAT
SDA 信号 と SCL 信号の立下 り 時間
Rev.
5.0J.01
—2012
2012年
年10
12月
月924
Rev.
5.0J —
日日
接続 さ れている各デバ イ ス
（ ヒ ステ リ シ スを含む）
接続 さ れている各デバ イ ス
（ ヒ ステ リ シ スを含む）
各バスラ イ ンの容量性負荷 [10]
デー タ 有効時間 [11]
デー タ 有効ア ク ノ リ
LOW レ ベルの ノ イズマージ ン
HIGH レ ベルの ノ イズマージ ン
Cb
tVD;DAT
tVD;ACK
VnL
All information provided in this document is subject to legal disclaimers.
VnH
-
Fast-mode I 2C バスデバイ ス を Standard-mode I2C バスで使用する こ と は可能ですが、 tSU;DAT 250 ns の要件を満た し てい る こ と が必要です。 デバイ スが SCL 信号の LOW 期間をス ト レ ッ チ
し な い 場合、 こ れは 自 動的 に 適 用 さ れ ま す。 デ バ イ ス が SCL 信 号の LOW 期間 を ス ト レ ッ チ し た 場合 は、 デ ー タ ビ ッ ト を SDA ラ イ ン へ、 SCL ラ イ ン が リ リ ー ス 前
t r(max) + tSU;DAT = 1000 + 250 = 1250 ns （Standard-mode I2C バス仕様に準拠） に出力 し なければな り ません。 ア ク ノ リ ッ ジ のタ イ ミ ング も こ のセ ッ ト ア ッ プ時間に準拠す る必要があ り ま す。
V
[5]
-
V
s
s
pF
s
s
ns
ns
ns
s
s
s
s
s
s
デバイ スは、 SCL 立下 り エ ッ ジが未定義 と なる領域 （SCL 信号が VIH(min) と なる ま で） の時間を扱 う ために、 SDA シグナルに最低 300ns のホール ド 時間 を用意 し な く てはな り ません。
0.2VDD
-
0.45[4]
0.45[4]
550
-
-
120[8]
120
-
-
-
-
-
-
-
kHz
Standard-mode お よび Fast-mode の最大 tHD;DAT は、 それぞれ 3.45s、 0.9s と す る こ と が可能ですが、 最大 tVD;DAT または t VD;ACK よ り 短 く なければな り ません。 この最大時間は、 デバイ ス
が SCL 信号の LOW 期間 （tLOW） を ス ト レ ッ チ し ない場合に適用。 SCL を ス ト レ ッ チ し た場合、 デー タ は ク ロ ッ クの リ リ ー ス前、 セ ッ ト ア ッ プ時間ま で有効でなければな り ません。
-
0.1VDD
-
-
-
0.5
最大
1000
単位
[3]
0.2VDD
-
0.9[4]
0.9[4]
400
-
0.26
20 
(VDD / 5.5 V)[9]
-
50
0
-
0.26
0.26
0.5
0.26
0
最小
Fast-mode Plus
[4]
すべての値は VIH(min) (0.3VDD) お よび VIL(max) (0.7VDD) レベルが前提 （表 9 参照）。
t HD;DAT は SCL の立下 り エ ッ ジか ら計測 さ れたデー タ ホール ド 時間で、 転送中のデー タ と ア ク ノ リ ッ ジ に適用。
[2]
-
0.1VDD
-
3.45[4]
-
-
3.45[4]
1.3
-
300
0.6
300
20
-
100[5]
20 
(VDD / 5.5 V)
-[4]
-
-
-
-
-
400
最大
0[3]
-
0.6
0.6
1.3
0.6
0
最小
Fast-mode
400
-
[1]
0.2VDD
0.1VDD
-
4.7
ス ト ッ プおよびスタ ー ト コンデ ィ
シ ョ ン間のバスのフ リ ー時間
tBUF
ッ ジ時間 [12]
4.0
ス ト ッ プ コ ン デ ィ シ ョ ン のセ ッ ト
ア ッ プ時間
tSU;STO
-
300
-
SDA 信号 と SCL 信号の立上 り 時間
tr
tf
[3][6][7][8]
1000
-
デー タ セ ッ ト ア ッ プ時間
-
-
tSU;DAT
I2 C バスデバ イ ス
CBUS 対応マス タ （4.1 章の
「注意」 を参照）
250
-
4.0
SCL ク ロ ッ ク周波数
-
100
0
この期間後、 最初の ク ロ ッ ク
パルスを生成
最大
最小
Standard-mode
fSCL
条件
パラ メ ー タ
SDA お よび SCL バス ラ イ ンの特性 － Standard、 Fast、 Fast-Fast-mode Plus I2C バスデバ イ ス [1]
シ ンボル
表 10.
xxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxx x x x xxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxx xx xx xxxxx
xxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxx xxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxx x x
xxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxx
xxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxx xxx
NXP Semiconductors
UM10204
I2C バス仕様お よびユーザーマニ ュ アル
© NXP B.V. 2012. All rights reserved.
48 of 63
Fast-mode Plus では、 出力ステー ジ と バス タ イ ミ ングの立下 り 時間は同 じ に なっ てい ます。 直列抵抗使用の可否は、 設計担当者の判断に委ねら れます。
Fast-mode と の下位互換性が必要。
[7]
[8]
[9]
UM10204
ユーザー マニ ュ アル
[12] t VD;ACK = SCL LOW か ら SDA 出力へのア ク ノ リ ッ ジ信号の時間 （HIGH ま たは LOW、 いずれか悪い方）。
[11] t VD;DAT = SCL LOW か ら SDA 出力へのデー タ 信号の時間 （HIGH ま たは LOW、 いずれか悪い方）。
[10] 許容可能なバスの最大静電容量は、 ア プ リ ケー シ ョ ンの実際の動作電圧お よび周波数に よ っ てこ の値 と は異なる場合があ り ます。 バス静電容量が高い環境でのテ ク ニ ッ ク につい ては 7.2 章
を参照 し て く だ さ い。
Hs-mode デバイ スが混在す る場合、 表 10 に基づ く 早い立下 り 時間も 可能。
SDA お よび SCL バスラ イ ンの最大 tf は 300 ns に規定。 SDA 出力ス テージ の最大立下 り 時間 （tf） は 250 ns に規定。 これに よ っ て、 指定 さ れてい る最大 t f を超え る こ と な く 直列保護抵抗を
SDA/SCL のピ ン と バス ラ イ ンの間に接続でき ます。
[6]
xxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxx x x x xxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxx xx xx xxxxx
xxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxx xxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxx x x
xxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxx
xxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxx xxx
NXP Semiconductors
UM10204
I2C バス仕様お よびユーザーマニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev.
5.0J.01
—2012
2012年
年10
12月
月924
Rev.
5.0J —
日日
© NXP B.V. 2012. All rights reserved.
49 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
tf
SDA
tr
tSU;DAT
70 %
30 %
70 %
30 %
cont.
tHD;DAT
tf
tVD;DAT
tHIGH
tr
70 %
30 %
SCL
70 %
30 %
70 %
30 %
tHD;STA
70 %
30 %
cont.
tLOW
9th clock
1 / fSCL
S
1st clock cycle
tBUF
SDA
tSU;STA
tHD;STA
tVD;ACK
tSP
tSU;STO
70 %
30 %
SCL
Sr
P
9th clock
S
002aac938
VIL = 0.3VDD
VIH = 0.7VDD
図 38.
I2C バスにおけ る F/S-mode デバイ スの タ イ ミ ングの定義
6.2 Hs-mode デバイ ス
Hs-mode I2 C バスデバイ スの I/O レベル、 I/O 電流、 スパイ ク抑制、 出力スロープ制御、
ピ ン静電容量を下表 （表 11） に示し ます。 バス ラ イ ンの HIGH/LOW レベルの ノ イズマー
ジ ンは、 F/S-mode I2C バスデバ イ スの仕様 と同 じ です。
図 39 は、 Hs-mode タ イ ミ ングのすべての タ イ ミ ングパ ラ メ ー タ です。 Hs-mode には、
「通常」 のス タ ー ト コ ン デ ィ シ ョ ン 「S」 はあ り ません。 ア ド レ ス ビ ッ ト 、 R/W ビ ッ ト 、
ア ク ノ リ ッ ジ ビ ッ ト 、 デー タ ビ ッ ト の タ イ ミ ング ・ パラ メ ー タ はすべて同じ です。 ア ク ノ
リ ッ ジ ビ ッ ト の後の最初の SCLH ク ロ ッ ク信号の立上り エ ッ ジは、 内部電流源の支援な
し に外部 Rp 単独で SCLH を プルア ッ プ し なければな ら ない ため、 値が大き く な り ます。
バス ラ イ ンの Hs-mode タ イ ミ ングパ ラ メ ー タ を下表 （表 12） に示し ます。 HIGH お よび
LOW の最小期間 と SCLH ク ロ ッ ク信号の最大立上り / 立下り 時間に よ っ て、 最大ビ ッ ト
レー ト が決ま り ます。
Hs-mode マス タ内部で LOW レベル期間が 200 ns、 HIGH レベル期間が 100ns で生成し
た SCLH 信号は、 最大ビ ッ ト レー ト 3.4Mbit/s の外部ク ロ ッ クパルスのタ イ ミ ング要件
（立上り / 立下 り 時間を含む） を満たす こ と ができ ます。 こ のため、 Hs-mode マス タ は基
本周波数 10MHz ま たはその倍数にあ る ク ロ ッ ク を使用し て SCLH 信号を生成でき ます。
SCLH ク ロ ッ クの最大 HIGH 期間と LOW 期間に制限はな く 、 ま た最小ビ ッ ト レー ト に も
制限はあ り ません。 タ イ ミ ングパラ メ ー タ は、 各バスラ イ ン最大 100 pF の容量性負荷ま
では変化し ないので、 最大 3.4 Mbit/s のビ ッ ト レー ト が実現可能です。 バス ラ イ ンの容量
性負荷が大き い場合、 ビ ッ ト レー ト は徐々に下がり ます。 バスの容量性負荷が 400 pF の
場合のタ イ ミ ングパラ メ ー タ は表 12 の通 り で、 最大ビ ッ ト レー ト は 1.7Mbit/s と な り ま
す。 容量性負荷が 100pF から 400pF の間の値 と な る場合、 タ イ ミ ングパラ メ ー タ は直線
補完し た値が適用さ れます。オープ ン エ ン ド の反射を防止する ため、立上り 時間と 立下り
時間は、 SDAH と SCLH の転送ラ イ ンの最大伝搬時間に従い ます。
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
50 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
表 11.
シ ンボル
SDAH、 SCLH、 SDA、 SCL I/O 段特性 － Hs-mode I2C バス ・ デバイ ス
パラ メ ー タ
条件
最小
最大
0.3VDD[1]
VIL
LOW レベル入力電圧
0.5
VIH
HIGH レベル入力電圧
0.7VDD [1]
Vhys
シ ュ ミ ッ ト ト リ ガ入力の
ヒ ステ リ シ ス
VOL
LOW レベル出力電圧
単位
Hs-mode
0.1VDD
[1]
V
VDD + 0.5[2] V
-
V
（オープ ン ド レ イ ン） シ ン ク電流 3 mA －
SDAH、 SDA、 SCLH
VDD > 2 V
0
0.4
V
VDD £ 2 V
0
0.2VDD
V
-
50

RonL
SDA と SDAH の間、 ま たは SCL と VOL レベル ; IOL = 3 mA
SCLH 間の電流の抵抗の転送ゲー ト
RonH[2]
SDA と SDAH の間、 ま たは SCL と ど ち らの信号 （SDA と SDAH、 SCL と
SCLH 間の抵抗の転送ゲー ト
SCLH） も VDD レ ベル
50
-
k
ICS
SCLH 電流源のプルア ッ プ電流
0.3VDD ～ 0.7VDD 間の SCLH 出力レ ベル
3
12
mA
trCL
SCLH 信号の立上 り 時間
出力立上 り 時間 （電流源オン）、 外部プル
ア ッ プ電流源 3 mA
容量性負荷 10 pF ～ 100 pF
10
40
ns
容量性負荷 400
20
80
ns
容量性負荷 10 pF ～ 100 pF
10
40
ns
容量性負荷 400
20
80
ns
容量性負荷 10 pF ～ 100 pF
10
80
ns
容量性負荷 400 pF[3]
20
160
ns
tSP
入力 フ ィ ル タ で抑制する必要のあ る SDAH およ び SCLH
スパイ クのパルス幅
0
10
ns
Ii[4]
入力電流各 I/O ピ ン
-
10
A
Ci
各 I/O ピ ンの静電容量 [5]
-
10
pF
SCLH 信号の立下 り 時間
tfCL
SDAH 信号の立下 り 時間
tfDA
pF[3]
出力立下 り 時間 （電流源オン）、 外部プル
ア ッ プ電流源 3 mA
pF[3]
0.1VDD ～ 0.9VDD 間の入力電圧
[1]
規定の I2C バスシ ステムレベルに準拠 し てい ない非標準の供給電圧を使用す るデバイ スは、 プルア ッ プ抵抗 Rp が接続さ れてい る VDD
電圧に入力レベルを合わせなければな り ません。
[2]
レベルシ フ ト 機能を実装 し てい るデバイ スは、 SDA と SCL で最大入力電圧 5.5 V をサポー ト す る こ と が必要。
[3]
容量性負荷が 100 pF ～ 400 pF の場合、 立上 り / 立下 り 時間にはこ の間を直線補完 さ れた値が適用 さ れます。
[4]
供給電圧がオ フ に なっ た場合、 スレー ブデバイ スの SDAH お よび SCLH の I/O ステー ジ出力にはフ ロー ト に なる必要があ り ます。 通
常、 電流源出力回路には VDD への ク リ ッ ピ ング ダイ オー ド が実装 さ れてい る ため、 この要件は Hs-mode マス タ デバ イ スの SCLH お よ
び SDAH I/O ステー ジ では必須ではあ り ません。 これは、 Hs-mode マス タ デバ イ スの供給電圧 をオ フ にす る と 、 SDAH/SCLH ラ イ ン
に影響す る こ と を意味 し ます。
[5]
マルチプ レ ク サやス イ ッ チ など特別な目的を有す るデバ イ スの場合、 複数のパスに接続す るため この静電容量を超え る場合があ り ま
す。
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
51 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
表 12.
SDAH、 SCLH、 SDA、 SCL バス ラ イ ンの特性 － Hs-mode I2 C バスデバ イ ス [1]
シ ンボル
パラ メ ー タ
fSCLH
SCLH ク ロ ッ ク周波数
tSU;STA
条件
Cb = 400 pF （最大）
Cb = 400 pF[2]
単位
MHz
最小
0
最大
3.4
最小
0
最大
1.7
リ ピー ト ス タ ー ト コ ンデ ィ シ ョ
ンのセ ッ ト ア ッ プ時間
160
-
160
-
ns
tHD;STA
ホール ド 時間 （ リ ピー ト ） ス タ ー
ト コ ンデ ィ シ ョ ン
160
-
160
-
ns
tLOW
SCL ク ロ ッ クの LOW 期間
160
-
320
-
ns
tHIGH
SCL ク ロ ッ クの HIGH 期間
60
-
120
-
ns
tSU;DAT
デー タ セ ッ ト ア ッ プ時間
10
-
10
-
ns
tHD;DAT
デー タ ホール ド 時間
0[3]
70
0[3]
150
ns
trCL
SCLH 信号の立上 り 時間
10
40
20
80
ns
trCL1
リ ピー ト ス タ ー ト コ ンデ ィ シ ョ
ン後お よびア ク ノ リ ッ ジ ビ ッ ト
後の SCLH 信号の立上 り 時間
10
80
20
160
ns
tfCL
SCLH 信号の立下 り 時間
10
40
20
80
ns
trDA
SDAH 信号の立上 り 時間
10
80
20
160
ns
tfDA
SDAH 信号の立下 り 時間
10
80
20
160
ns
tSU;STO
ス ト ッ プ コ ン デ ィ シ ョ ンのセ ッ
ト ア ッ プ時間
160
-
160
-
ns
Cb[2]
各バスラ イ ンの容量性負荷
SDAH お よび SCLH ラ イ ン
-
100
-
400
pF
SDAH + SDA ラ イ ン と
SCLH + SCL ラ イ ン
-
400
-
400
pF
VnL
LOW レベルの ノ イ ズマージ ン
接続 さ れてい る各デバ イ ス
（ ヒ ステ リ シ スを含む）
0.1VDD
-
0.1VDD
-
V
VnH
HIGH レベルの ノ イ ズマージ ン l 接続 さ れてい る各デバ イ ス
（ ヒ ステ リ シ スを含む）
0.2VDD
-
0.2VDD
-
V
[1]
すべての値は VIH(min) および VIL(max) レベルが前提 （表 11 参照）。
[2]
バスラ イ ン負荷が 100 pF ～ 400 pF の場合、 タ イ ミ ン グパ ラ メ ー タ には この間を直線補完 し た値が適用 さ れま す。
[3]
デバイ スは、SCL 立下 り エ ッ ジが未定義 と なる領域の時間を扱 う ために、内部的にのホール ド 時間を用意 し な く てはな り ません。SCLH
信号の立下 り エ ッ ジ入力を入力す る回路の し きい値が低いほど、 こ のホール ド 時間を小 さ く でき ます。
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
52 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
Sr
Sr
trDA
tfDA
P
0.7 × VDD
0.3 × VDD
SDAH
tHD;DAT
tSU;STA
tSU;STO
tSU;DAT
tHD;STA
0.7 × VDD
0.3 × VDD
SCLH
trCL1
tfCL
(1)
trCL1
trCL
tHIGH
tLOW
tLOW
(1)
tHIGH
002aag825
= MCS current source pull-up
= Rp resistor pull-up
(1) Sr 後お よび各ア ク ノ リ ッ ジ ビ ッ ト 後の SCLH 信号の最初の立上 り エ ッ ジ
図 39.
I2C バスにおけ る Hs-mode デバ イ スの タ イ ミ ン グの定義
6.3 Ultra Fast-mode デバイ ス
UFm デバ イ スの I/O レベル、 I/O 電流、 スパイ ク抑制、 出力ス ロープ制御、 ピ ン静電容量
を下表 （表 13） に示し ます。 ま た、 表 14 に UFm I2C バスのタ イ ミ ング特性を示し ます。
タ イ ミ ング規定は図 40 を参照し て く だ さ い。 表 14 に規定 されてい る SCL ク ロ ッ クの
HIGH お よび LOW の最小期間に よ っ て、 Ultra Fast-mode の最大ビ ッ ト 転送レー ト は
5000kbit/s と な り ます。 デバイ スは、 それぞれの最大ビ ッ ト レー ト でのデー タ 転送の送信
ま たは受信ができ なければな り ません。
表 13.
USDA、 USCL I/O 段特性
n/a = 該当せず
シ ンボル
パラ メ ー タ
条件
VIL
LOW レベル入力電圧 [1]
VIH
HIGH レベル入力電圧
[1]
Ultra Fast-mode
単位
最小
-0.5
最大
+0.3VDD
V
0.7VDD[1]
-[2]
V
0.05VDD
-
V
0.4
V
Vhys
シ ュ ミ ッ ト ト リ ガ入力の
ヒ ステ リ シ ス
VOL
LOW レベル出力電圧
シ ン ク電流 4 mA、 VDD > 2 V
0
VOH
HIGH レベル出力電圧
ソース電流 4 mA、 VDD > 2 V
VDD = 3.6 V
VDD - 0.4
-
V
1
+1
A
IL
リ ー ク電流
10
+10
A
Ci
入力容量 [3]
-
10
pF
tSP
入力 フ ィ ル タ で抑制する必要のあ る
スパイ クのパルス幅 [4]
-
10
ns
VDD = 5.5 V
[1]
実際のスイ ッ チポ イ ン ト は各デバイ スのデー タ シー ト を参照 し て く だ さ い。
[2]
最大 VIH = VDD(max) + 0.5 V または 5.5 V のいずれか低い方。 詳細は各デバイ スのデー タ シー ト を参照 し て く だ さ い。
[3]
マルチプ レ ク サやス イ ッ チ など特別な目的を有す るデバ イ スの場合、 複数のパスに接続す るため この静電容量を超え る場合があ り ま
す。
[4]
USDA および USCL 入力の入力フ ィ ル タ は、 10ns 未満の ノ イ ズスパ イ ク を抑制。
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
53 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
表 14.
UFm I2 C バス周波数および タ イ ミ ン グ仕様
シ ンボル
パラ メ ー タ
条件
単位
Ultra Fast-mode
最小
最大
fUSCL
USCL ク ロ ッ ク周波数
0
5000
tBUF
ス ト ッ プお よ びス タ ー ト コ ン デ ィ シ ョ ン間のバスの フ
リ ー時間
80
-
ns
tHD;STA
ホール ド 時間 （ リ ピー ト ） ス タ ー ト コ ンデ ィ シ ョ ン
50
-
ns
tSU;STA
リ ピー ト ス タ ー ト コ ンデ ィ シ ョ ンのセ ッ ト ア ッ プ時間
50
-
ns
tSU;STO
ス ト ッ プ コ ンデ ィ シ ョ ンのセ ッ ト ア ッ プ時間
50
-
ns
tHD;DAT
デー タ ホール ド 時間
10
-
ns
tVD;DAT
デー タ 有効時間 [1]
10
-
ns
kHz
tSU;DAT
デー タ セ ッ ト ア ッ プ時間
30
-
ns
tLOW
USCL ク ロ ッ クの LOW 期間
50
-
ns
tHIGH
USCL ク ロ ッ クの HIGH 期間
50
-
ns
USDA シ グナル と USCL シ グナルの立下 り 時間
-[2]
50
ns
USDA シ グナル と USCL シ グナルの立上 り 時間
-[2]
50
ns
tf
tr
[1]
tVD;DAT = USCL LOW に続い て USDA デー タ が有効である最低時間。
[2]
UFm 信号の一般的な立上 り （ま たは立下 り ） 時間は、 25 ns （立上 り 時間は 30% レベルか ら 70% レベル、 立下 り 時間は 70% レベル
から 30% レベルで計測）。
tf
tr
tSU;DAT
70 %
30 %
USDA
70 %
30 %
cont.
tHD;DAT
tf
tVD;DAT
tHIGH
tr
70 %
30 %
USCL
70 %
30 %
70 %
30 %
tHD;STA
70 %
30 %
cont.
tLOW
9th clock
1 / fUSCL
S
1st clock cycle
tBUF
USDA
tSU;STA
tHD;STA
tVD;ACK
tSP
tSU;STO
70 %
30 %
USCL
Sr
P
9th clock
図 40.
S
002aag826
I2C バスにおけ る Ultra Fast-mode デバイ スの タ イ ミ ングの定義
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
54 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
7. I2C バスデバ イ スか らバス ラ イ ンへの電気接続
7.1 プルア ッ プ抵抗のサイ ジ ング
バス容量はワ イヤ、接続部お よびピ ンの静電容量の総和です． こ のバス容量と 信号の立上
がり 時間の規定に よ っ てプルア ッ プ抵抗 Rp の最大値が決ま り ます。 バス容量と Rp(max)
の関係を下図 （図 41） に示し ます。
VDD に対する入力し き い値を VIH = 0.7V DD お よび VIL = 0.3V DD と し た、RC 時定数を計算
し ます。 V(t) = VDD (1 – e t / RC) で求める こ と がで き、 t はチ ャージ開始からの時間、 RC
は時定数です。
V(t1) = 0.3  VDD = VDD (1  et1 / RC); よ っ て t1 = 0.3566749  RC
V(t2) = 0.7  VDD = VDD (1  et2 / RC); よ っ て t2 = 1.2039729  RC
T = t2  t1 = 0.8473  RC
図 41 および式 1 は、 Standard、 Fast、 Fast-mode Plus の各モー ド おけ るバス静電容量に
対する最大 Rp を示 し ていま す。 各モ ー ド におけ る Rp(max) は表 10 の最大立上がり 時間
(tr) と バス容量 (Cb) の関数と し て規定さ れます。
tr
R p ma x  = ---------------------------0.8473  C b
(1)
002aac883
20
Rp(max)
(kΩ)
16
(1)
002aac884
4
Rp(min)
(kΩ)
3
12
2
8
(2)
(1)
1
4
(3)
(2)
0
0
0
200
400
0
600
5
10
15
20
VDD (V)
Cb (pF)
(1) Standard-mode
(1) Fast-mode and Standard-mode
(2) Fast-mode
(2) Fast-mode Plus
(3) Fast-mode Plus
図 41.
バス静電容量 と Rp(max) の関係
図 42.
VDD と Rp(min) の関係
Standard-mode および Fast-mode では規定の最小シ ン ク電流が 3 mA、 Fast-mode Plus
の最小シ ン ク電流は 20 mA に よ り 、 供給電圧によ っ て抵抗 Rp の最小値が制限さ れます。
Rp(min) は VDD の関数です． 図 42 に式 2 の関係を示し ます。
V DD – V OL  max
R p mi n = -------------------------------------IOL
(2)
タ イ ミ ング仕様の準拠に必要な Rp の最小値と 最大値を明確にな り ま し た。 消費電流を節
約し たい携帯機器の設計には、 大き い方の値を使っ て IDD を制限する と 良い で し ょ う 。
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
55 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
7.2 バス容量の最大許容値を 超える動作
バス静電容量の制限は、立上り 時間を制限と 、定格周波数での動作を可能と する ために規
定さ れてい ます。ほと んどの設計ではこ の容量を範囲内と する こ と が可能ですが、 ア プ リ
ケーシ ョ ンに よ っ ては制限を超える こ と も考え られます。 バス容量が制限を超える場合、
幾つかの方法を検討でき ます。
• fSCL の周波数の低下 （7.2.1 章） ： 低い速度でバスが動作 し ます （低 fSCL）。
• 高い ド ラ イ ブ出力 （7.2.2 章） ： Fast-mode Plus のよ う に ド ラ イ ブ電流が高いデバイ
スを使用 （PCA96xx）。
• バスバッ フ ァ （7.2.3 章） ： バス を複数のセグ メ ン ト に分割し 、 各セグ メ ン ト の静電容
量を許容限度以下に抑えます。バスバッ フ ァ と し て様々なデバイ スを用意さ れてい ま
す （PCA9517 バスバ ッ フ ァや PCA9546A ス イ ッ チなど）。
• ス イ ッ チ ト プルア ッ プ回路 （7.2.4 章） ： ス イ ッ チ ト プルア ッ プ回路を使用し て、 必要
に応じ て低い値のプルア ッ プ を切り 替えて使 う こ と で、立上り エ ッ ジ を急峻に でき ま
す。
7.2.1 fSCL 周波数の低下
バスが動作する周波数を確認するには、まず最も制限要因と なるデバイ スの tLOW と tHIGH
を求めます。 こ れらの値は各デバイ スのデー タ シー ト を参照し て く だ さ い。実際の立上り
時間 (tr) は、 RC 時定数に よ っ て変化し ま す。 立下 り 時間 (tf) は駆動能力の一番小さ いデ
バイ スが最も大き い制限要因と な り ます。 各デバイ スにはでき る だけ小さ い tr、 tf のもの
を使い ます。 動作する周波数 fmax は式 3 のよ う に な り ます。
1
fmax = -----------------------------------------------------------------------------------------------------------tL OW mi n + tHIGH  min  + tr  actual  + tf  actual 
(3)
注意 ： 非常に距離の長いバスの場合、 信号の伝達時間 も考慮 し なければな り ません。
現実のデバイ スでは、 tLOW と tHIGH を それぞれち ょ う ど 30% と 70% で制御でき ない た
め、 実際の速度は遅 く な り ます。
7.2.2 高い ド ラ イ ブ出力
PCA96xx Fast-mode PlusやP82Bバスバッ フ ァ など、駆動能力が大き いデバイ スを使用し
た場合、 シ ン ク電流が大き く な るので、 エ ッ ジ レー ト が大幅に速 く な り ます。 別の見方を
すれば、 こ れに よ っ てよ り 大き いバス容量を扱える よ う に な り ます。実際の出力の駆動能
力は、 各デバイ スのデー タ シ ー ト を参照 し て く だ さ い。 最大周波数は、 上記の計算式で
Cb、 Rp、 tr、 tf に該当する値を代入 し て計算 し て く だ さ い。 表 10 に規定さ れてい る fSCL
の最大定格が限度値と な り ます （100kHz、 400kHz、 1000kHz）。
7.2.3 バスバ ッ フ ァ 、 マルチプ レ ク サ、 ス イ ッ チ
バス容量超過に対する も う 1 つのア プ ローチが、バスバ ッ フ ァやマルチプ レ クサ、 ス イ ッ
チなど を使っ てバスを複数の小さ なセグ メ ン ト に分割する方法です。大き いバス容量に対
応する ため PCA9515 バ ッ フ ァ を使用し ているバスの例を下図 （図 43） に示し ます。 こ
れに よ っ て各セグ メ ン ト を最大静電容量と し た場合には、 バス全体の容量を 2 倍にする
こ と ができ ます。 ただ し 、バッ フ ァ を追加する と 必ず遅延が発生する こ と に注意し なけれ
ばな り ません。バッ フ ァ 遅延に各エ ッ ジの遷移時間も加わる ため、最大動作周波数が引き
下げ られます。 ま た特別な VIL 、 VOL の扱い を考慮し なければな り ません。
こ の件に関する詳細お よび NXP が提供するデバイ スについ てはア プ リ ケーシ ョ ン ノ ー ト
AN255、 『I2 C / SMBus Repeaters, Hubs and Expanders and AN262, PCA954x Family of
I2 C / SMBus Multiplexers and Switches』 を参照し て く だ さ い。
（訳注 ： http://www.nxp.com/documents/application_note/AN255.pdf）
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
56 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
VDD1
VDD2
SDA
400 pF
400 pF
BUFFER
SCL
slaves and masters
slaves and masters
002aac882
注意 ： 一部のバ ッ フ ァ は、 異なる レ ベルの VDD1 と VDD2 をサポー ト し ていま す。
図 43.
バ ッ フ ァ を使用 し たバス静電容量の分割
7.2.4 ス イ ッ チ ト プルア ッ プ回路
電源電圧 （VDD） と 最大 LOW 出力レベルに よ っ て、 プルア ッ プ抵抗 Rp の最小値が決ま
り ます （7.1 章参照）。 た と えば電源電圧が VDD = 5 V  10 %、 3 mA で VOL(max) = 0.4 V
の場合、 Rp(min) = (5.5  0.4) / 0.003 = 1.7 k と な り ます。 こ の Rp の値を用い る と 、 図
42 の通 り 、 最大バス静電容量は約 200 pF に制限さ れますが (Fast-mode の ) 最大 tr の要
件 300ns を満たす こ と ができ ます。 バス容量がこ れよ り も大き い場合、 ス イ ッ チ ト プル
ア ッ プ回路を使用でき ます （図 44）。
VDD
5V 10 %
nY
1/4 HCT4066
VCC
nE
P
N
nZ
1.3 kΩ
R p2
GND
1.7 kΩ
R p1
SDA or SCL
bus line
100 Ω
Rs
100 Ω
I/O
N
Rs
I/O
Cb
400 pF
max.
N
VSS
FAST - MODE I 2 C BUS DEVICES
図 44.
mbc620
スイ ッ チ ト プルア ッ プ回路
図 44 は、 電源電圧 V DD = 5 V  10 %、 最大容量性負荷 400 pF のス イ ッ チ ト プルア ッ プ
回路です。 バスの電圧レベルで制御さ れる ため、 追加のス イ ッ チン グ制御信号は不要で
す。 立上り / 立下り エ ッ ジの間、 HCT4066 の双方向スイ ッ チは 0.8V ～ 2.0V のバスの電
圧に応じ てプルア ッ プ抵抗 Rp2 のオン / オ フ し ま す。 Rp1 と Rp2 の合成抵抗に よ っ て、 バ
ス ラ イ ンの立上り 時間 (tr) を規定のの最大値 300ns 以内にで き ます。
直列抵抗 Rs はオ プ シ ョ ン で、 こ れらの抵抗に よ っ て I2C バスデバイ スの I/O 段がバス ラ
イ ンの高電圧スパイ クから保護さ れる と 共に、バス ラ イ ン信号のク ロ ス ト ー ク と ア ン ダー
シ ュー ト を最小に し ます。 Rs の最大値は、 バス ラ イ ンが LOW レベルに切り 替え られた
際の、 こ れらの抵抗を通じ た最大許容電圧降下に よ っ て決ま り ます。
ま た、一部のバスバッ フ ァ には立上り 時間ア ク セ ラ レー タ が内蔵さ れてい ます。 ま た単独
の立上り 時間ア ク セ ラ レー タ も存在し ます。
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
57 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
7.3 直列保護抵抗
図 45 のよ う に、 た と えば 300Ω の直列抵抗 （Rs） に よ っ て、 SDA/SCL ラ イ ンの高電圧
スパイ ク （た と えばテ レ ビのブ ラウ ン管からのフ ラ ッ シ ュオーバなど） に対する保護を行
う こ と ができ ます。 直列抵抗を使用する場合、 設計の際に Rp お よび許容可能なバス容量
の計算に、 こ の抵抗を含めなければな り ません。
VDD
VDD
I2C
DEVICE
I2C
DEVICE
Rp
Rs
Rs
Rs
Rp
Rs
SDA
SCL
mbc627
図 45.
高電圧スパイ ク保護用の直列抵抗 （Rs）
LOW レベルの必須 ノ イ ズマージ ン 0.1VDD に よ っ て、 Rs の最大値が制限さ れます。 図 46
は Rs(max) と Rp の関係で、 出力立下り 時間に影響する こ と を示し てい ます。
mbc629
10
Rp
(kΩ)
5V
VDD = 2.5 V
8
6
15 V
4
10 V
2
0
0
図 46.
400
800
1200
1600
maximum value Rs (Ω)
電源電圧をパラ メ ー タ と し た Rp の値 と Rs の最大値の関係
7.4 入力 リ ー ク
各入出力接続の最大 HIGH レベル入力電流の最大値は 10μA に規定さ れてい ます。 HIGH
レベルの必須 ノ イズマージ ンは 0.2VDD であ り 、 こ の入力電流に よ っ て Rp の最大値が制
限さ れます。こ の制限値は VDD に よ っ て変わり ます。HIGH レベルの総入力電流と Rp(max)
の関係を下図 （図 47） に示し ます。
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
58 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
mbc630
20
maximum
value R p
(kΩ )
16
12
VDD = 15 V
8
10 V
4
5V
2.5 V
0
0
図 47.
UM10204
ユーザー マニ ュ アル
40
200
80
120
160
total high level input current (μA)
電源電圧をパラ メ ー タ と し た Rp の最大値 と HIGH レベル総入力電流の関係
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
59 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
7.5 バス ラ イ ンの配線パ タ ーン
一般的、 バス ラ イ ンはク ロ ス ト ー ク と 干渉が最小に なる よ う 配線 さ れなければな り ませ
ん。バス ラ イ ンは HIGH レベル時に プルア ッ プ ・ デバイ スに よ る比較的高い イ ン ピーダン
ス状態に なる こ と から ク ロ ス ト ー クや干渉の影響を受けやす く な り ます。
プ リ ン ト 基板ま たはリ ボンケーブル上のバス ラ イ ンの長さ が 10cm を超え、VDD ラ イ ンお
よび VSS ラ イ ンが含まれている場合、 配線パタ ーンは次のよ う に し ます。
SDA _______________________
VDD ________________________
VSS ________________________
SCL _______________________
VSS ラ イ ンのみが含まれている場合、 配線パタ ーンは次のよ う にな り ます。
SDA _______________________
VSS ________________________
SCL _______________________
こ れらの配線パタ ーンに よ っ て、SDA ラ イ ン と SCL ラ イ ンの容量性負荷が同じ に な り ま
す。 VSS 層か V DD 層 （ま たは両方） を持つプ リ ン ト 基板の場合、 VSS ラ イ ン と V DD ラ イ
ンは省略でき ます。
バス ラ イ ンがツ イ ス ト ペ アケーブルの場合、 各バス ラ イ ンには必ず VSS リ タ ーン を ツ イ
ス ト し なければな り ません。 ま たは、 SCL ラ イ ン に VSS リ タ ーン、 SDA ラ イ ンに VDD リ
タ ーン を ツ イ ス ト する こ と も でき ます。後者の場合、 ツ イ ス ト ペ アケーブルの両端で VDD
ラ イ ン と VSS ラ イ ンのデ カ ッ プルが必要と な り ます。
バス ラ イ ンがシール ド さ れてい る場合 （VSS に シール ド 接続）、 干渉は最小限に抑え られ
ます。 ただ し 、 ク ロス ト ーク を最小限にするため、 SDA ラ イ ン と SCL ラ イ ン間の容量を
でき る だけ小さ く する必要があ り ます。
UM10204
ユーザー マニ ュ アル
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
60 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
8. 略語
表 15.
UM10204
ユーザー マニ ュ アル
略語
頭字語
説明
A/D
アナ ログ － デジ タ ル
ATCA
Advanced Telecom Computing Architecture
BMC
ベースボー ド 管理 コ ン ト ローラ
CMOS
相補型金属酸化膜半導体
cPCI
コ ンパ ク ト PCI
D/A
デジ タ ル － アナ ログ
DIP
デュ アル ・ イ ン ラ イ ンパ ッ ケージ
EEPROM
Erasable Programmable Read-Only Memory
HW
ハー ド ウ ェ ア
I/O
入力 / 出力
I2C-bus
Inter-Integrated Circuit バス
IC
集積回路
IPMI
イ ン テ リ ジ ェ ン ト プ ラ ッ ト フ ォ ーム管理イ ン タ ー フ ェ ース
LCD
液晶デ ィ スプ レ イ
LED
発光ダ イ オー ド
LSB
最下位ビ ッ ト
MCU
マイ ク ロ コ ン ト ローラ
MSB
最上位ビ ッ ト
NMOS
N 型金属酸化膜半導体
PCB
プ リ ン ト 基板
PCI
Peripheral Component Interconnect （bus）
PMBus
パワーマネージ メ ン ト ・ バス
RAM
ラ ンダムア ク セス メ モ リ
ROM
読取専用 メ モ リ
SMBus
シ ステム管理バス
SPI
シ リ アルペ リ フ ェ ラ ル ・ イ ン タ ー フ ェ ース
UART
Universal Asynchronous Receiver Transmitter
USB
ユニバーサルシ リ アルバス
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
© NXP B.V. 2012 . All rights reserved.
61 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
9. 法務関連情報
9.1
定義
ド ラ フ ト － 文書は ド ラ フ ト バー ジ ョ ン と し ての意味 しか持たず、その内容は
社内でチ ェ ッ ク中であ る と と も に正式な承認が必要であ る ため、 変更 された
り 追加 された り する場合があ り ま す。 NXP セ ミ コ ン ダ ク タ ーズは本文書に含
まれている情報の正確性お よび完全性を主張または保証せず、 本文書に含ま
れている情報を使用し た こ と に よ っ て生じ た結果に対 し ていかなる責任 も負
いません。
9.2
免責条項免責条項
保証およ び責任の限度 － NXP セ ミ コ ン ダ ク タ ーズは本文書内の情報が正確
で信頼でき る ものであ る と 考えてい ますが、 明示的であ るか暗示的であるか
を問わず、 これ らの情報の正確性ま たは完全性につい ていかなる主張ま たは
保証 もせず、 これ らの情報を使用し た こ と に よ っ て生 じ た結果に対 し ていか
なる責任 も負いません。NXP セ ミ コ ンダ ク タ ーズは、NXP セ ミ コ ン ダ ク タ ー
ズ以外の情報源か ら 提供さ れた本文書中の記述につい て、 いかなる責任 も負
いません。
間接的、 偶発的、 懲罰的、 特別ま たは結果的であ るかに関係な く いかなる損
害について も、 また係る損害が不正行為 （過失を含む）、 保証、 契約ま たは他
の法的理論の違反によ っ て生 じ た場合であ っ て も、 NXP セ ミ コ ン ダ ク タ ーズ
は一切の責任を負い ません。 こ のよ う な損失には収益の逸失、 預金の損失、
事業の中断、 製品の撤去や交換関連す る コ ス ト または再作業費用などが含ま
れま すが、 これ ら だけに限 られません。
何 らかの理由によ り 顧客が損害を被っ た場合、 本文書に記載 されている製品
について顧客に対する NXP セ ミ コ ン ダク ターズの累積的なすべての責任の
上限は、 NXP セ ミ コ ン ダ ク タ ーズの 「商業販売条件」 の規定に準拠する もの
と し ま す。
変更の権利 － NXP セ ミ コ ン ダ ク タ ーズは、 本文書で公開 されている情報を
通知な く いつで も 変更す る権利を有し ます。 こ れには仕様お よび製品の説明
が含まれま すが、 こ れら だけに限ら れません。 本文書は、 本文書の発行前に
提供 されたすべての情報に優先 し、 これ ら に替わる もの と な り ま す。
使用適合性 － NXP セ ミ コ ン ダ ク タ ーズの製品は人命支援、 人命や安全に関
わる シ ステムま たは設備での使用、 ま た NXP セ ミ コ ン ダ ク ターズ製品のエ
ラ ーま たは不具合が個人の死傷ま たは財産も し く は環境への深刻な損害につ
ながる こ とが合理的に予測さ れるア プ リ ケー シ ョ ンに対 し て適 し た製品 と し
UM10204
ユーザー マニ ュ アル
て設計、 承認、 保証 されてい ません。 NXP セ ミ コ ン ダ ク タ ーズな ら びにその
サプ ラ イ ヤは、こ のよ う な設備やア プ リ ケーシ ョ ン における NXP セ ミ コ ン ダ
ク タ ーズ製品の使用に対し ていかな る責任も 負わず、 係る状況での使用に対
する リ ス クは顧客が負 う もの と し ま す。
ア プ リ ケーシ ョ ン － 本文書に 記載 さ れて い る こ れ ら の製品の ア プ リ ケ ー
シ ョ ンは説明のみを目的 と し た ものであ り 、 NXP セ ミ コ ン ダ ク タ ーズは さ ら
なる テ ス ト や改修な し に係るア プ リ ケー シ ョ ンが特定の用途に適 し ているか
ど う かについていかなる主張 も保証 も し ません。
顧客は NXP セ ミ コ ン ダク ターズの製品を使用 し たア プ リ ケー シ ョ ン およ び
製品のデザイ ン と作業に対する責任を負い、 NXP セ ミ コ ン ダ ク タ ーズはア プ
リ ケーシ ョ ン およ び顧客の製品デザイ ンへの支援に対 し ていかなる責任 も負
いません。顧客の予定し てい るア プ リ ケーシ ョ ン と 製品、ま たサー ド パーテ ィ
と な る 顧客の顧客が予定 し てい る ア プ リ ケー シ ョ ン に NXP セ ミ コ ン ダ ク
タ ーズの製品が適 し てい るかど う か、 その判断に対す る全責任は顧客が負 う
もの と し ま す。 係る ア プ リ ケーシ ョ ンお よび製品に関連す る リ スク を最小限
に抑える ため、 顧客はデザイ ンお よび作業に対 し て適切な安全対策を講 じ る
必要があ り ま す。
NXP セ ミ コ ン ダ ク タ ーズ は、 顧客のア プ リ ケ ーシ ョ ン ま たは製品 も し く は
サー ド パーテ ィ と なる 顧客の顧客のア プ リ ケー シ ョ ン ま たは使用における欠
陥や怠慢に起因す るすべての怠慢、 損害、 コ ス ト 、 問題に対 し ていかなる責
任 も負いません。 顧客は、 顧客ま たはその顧客のア プ リ ケー シ ョ ン および製
品の不具合を避ける ため、 NXP セ ミ コ ン ダ ク タ ーズの製品を使用 し たア プ リ
ケーシ ョ ン およ び製品について必要なすべてのテ ス ト を実施す る責任を負い
ま す。 係る状況について、 NXP はいかなる 責任も 負いま せん。
輸出規制 － 本文書お よび記載 されてい る項目は、輸出管理法規の適用を受け
る場合があ り ま す。 輸出に際し 、 各国規制当局の事前許可が必要な場合があ
り ま す。
翻訳 － 本文書の英語以外のバー ジ ョ ン （翻訳版） は参照のみを目的 と し た も
のであ り 、 英語版 と翻訳版の間に差異があ っ た場合、 英語版が適用 されま す。
9.3
商標
注意 : 本文書に記載 されている すべてのブ ラ ン ド 、 製品名、 サービ ス名、 商
標はそれぞれの所有者の知的財産です。
I2 C-bus — ロ ゴは NXP B.V. の商標です。
All information provided in this document is subject to legal disclaimers.
Rev. 5.0J — 2012 年 10 月 9 日
©NXP B.V. 2012 . All rights reserved.
62 of 63
UM10204
NXP Semiconductors
I2C バス仕様お よびユーザーマニ ュ アル
10. 目次
1
2
2.1
2.2
2.3
3
3.1
3.1.1
3.1.2
3.1.3
3.1.4
3.1.5
3.1.6
3.1.7
3.1.8
3.1.9
3.1.10
3.1.11
3.1.12
3.1.13
3.1.14
3.1.15
3.1.16
3.1.17
3.2
3.2.1
3.2.2
3.2.3
3.2.4
3.2.5
3.2.6
3.2.7
3.2.8
3.2.9
3.2.10
3.2.11
3.2.12
3.2.13
3.2.14
4
4.1
4.2
4.2.1
4.2.2
は じ めに. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
I2C バスの特徴 . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
設計担当者に と っ ての メ リ ッ ト . . . . . . . . . . . . 4
メ ーカ ーに と っ ての メ リ ッ ト . . . . . . . . . . . . . . 5
デバイ ス （IC） 設計担当者の メ リ ッ ト . . . . . . 5
I2C バスプ ロ ト コル . . . . . . . . . . . . . . . . . . . . . . . 5
I2C バスプ ロ ト コル － Standard-mode
（ス タ ン ダー ド モー ド ： Sm）、 Fast-mode
（ フ ァ ース ト モー ド ： Fm）、 Fast-mode Plus
（ フ ァ ース ト モー ド プ ラ ス ： Fm+） . . . . . . . . 5
SDA と SCL . . . . . . . . . . . . . . . . . . . . . . . . . 8
SDA と SCL の論理 レベル . . . . . . . . . . . . . . . . 9
デー タ の有効性. . . . . . . . . . . . . . . . . . . . . . . . . . 9
ス タ ー ト （START） コ ンデ ィ シ ョ ン と
ス ト ッ プ （STOP） コ ンデ ィ シ ョ ン . . . . . . . 9
バイ ト ・ フ ォーマ ッ ト . . . . . . . . . . . . . . . . . . 10
ア ク ノ リ ッ ジ （ACK） と ノ ッ ト ・ ア ク ノ リ ッ
ジ （NACK） . . . . . . . . . . . . . . . . . . . . . . . . . 10
ク ロ ッ ク同期. . . . . . . . . . . . . . . . . . . . . . . . . . . 11
調停 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
ク ロ ッ ク ス ト レ ッ チ. . . . . . . . . . . . . . . . . . . . 13
スレーブ ア ド レ ス と R/W ビ ッ ト . . . . . . . . . 13
10 ビ ッ ト ア ド レス指定 . . . . . . . . . . . . . . . . . 15
予約済のア ド レ ス. . . . . . . . . . . . . . . . . . . . . . 17
ゼネ ラル コールア ド レ ス. . . . . . . . . . . . . . . . 17
ソ フ ト ウ ェ ア リ セ ッ ト . . . . . . . . . . . . . . . . . . 19
ス タ ー ト バイ ト . . . . . . . . . . . . . . . . . . . . . . . . 19
バス ク リ ア. . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
デバイ ス ID . . . . . . . . . . . . . . . . . . . . . . . . . 20
I2C バスプ ロ ト コル ― Ultra Fast-mode
（ウル ト ラ フ ァ ース ト モー ド ： UFm） . . . . . 23
USDA 信号 と USCL 信号 . . . . . . . . . . . . . . . 25
USDA 論理 レベル と USCL 論理 レベル . . . 25
デー タ の有効性. . . . . . . . . . . . . . . . . . . . . . . . 25
ス タ ー ト コ ンデ ィ シ ョ ン と ス ト ッ プ コ ンデ ィ
シ ョ ン . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
バイ ト ・ フ ォーマ ッ ト . . . . . . . . . . . . . . . . . . 26
ア ク ノ リ ッ ジ （ACK） と ノ ッ ト ・ ア ク ノ リ ッ
ジ （NACK） . . . . . . . . . . . . . . . . . . . . . . . . . 27
スレーブ ア ド レ ス と R/W ビ ッ ト . . . . . . . . . 27
10 ビ ッ ト ア ド レス指定 . . . . . . . . . . . . . . . . . 28
UFm の予約済ア ド レス . . . . . . . . . . . . . . . . . 29
ゼネ ラル コールア ド レ ス. . . . . . . . . . . . . . . . 30
ソ フ ト ウ ェ ア リ セ ッ ト . . . . . . . . . . . . . . . . . . 30
ス タ ー ト バイ ト . . . . . . . . . . . . . . . . . . . . . . . . 30
応答 し ない スレーブの リ セ ッ ト . . . . . . . . . . 31
デバイ ス ID . . . . . . . . . . . . . . . . . . . . . . . . . 31
I2C バス通信プ ロ ト コル － その他の用法 . . . 32
CBUS の互換性. . . . . . . . . . . . . . . . . . . . . . . . 32
SMBus － シ ステム管理バス . . . . . . . . . . . . 32
I2C と SMBus の準拠関係 . . . . . . . . . . . . . . . 32
タ イ ムアウ ト 機能. . . . . . . . . . . . . . . . . . . . . . 33
4.2.3
4.3
4.4
4.5
4.6
5
5.1
5.2
5.3
5.3.1
5.3.2
5.3.3
5.3.4
5.3.5
5.3.6
5.3.7
5.3.8
5.4
6
6.1
6.2
6.3
7
7.1
7.2
7.2.1
7.2.2
7.2.3
7.2.4
7.3
7.4
7.5
8
9
9.1
9.2
9.3
10
SMBus 1.0 と SMBus 2.0 の違い. . . . . . . . . . 33
PMBus － パワーマネージ メ ン ト バス . . . . . 34
イ ン テ リ ジ ェ ン ト プ ラ ッ ト フ ォーム管理
イ ン タ ー フ ェ ース （IPMI） . . . . . . . . . . . . . 34
ATCA （Advanced Telecom Computing
Architecture） . . . . . . . . . . . . . . . . . . . . . . . 35
デ ィ スプ レ イ ・ デー タ チ ャネル （DDC） . . . 35
バスの速度. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Fast-mode （Fm） － フ ァ ース ト モー ド . . . . 36
Fast-mode Plus （Fm+） － フ ァ ース ト モー ド
プ ラ ス. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Hs-mode － ハイ スピー ド モー ド . . . . . . . . . 36
転送 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
Hs-mode のシ リ アルデータ 形式 . . . . . . . . . . 38
F/S-mode か ら Hs-mode への切替 . . . . . . . . 40
低速度モー ド での Hs-mode デバイ ス. . . . . . 41
同一シ リ アルバスシ ステム上での速度混在
モー ド . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
速度混合型バス ・ シ ステムにおけ る Standard、
Fast-mode、 Fast-mode Plus での転送 . . . 43
速度混合型バスシ ステムにおけ る Hs-mode
での転送 . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
速度混合型バスシ ステムのブ リ ッ ジの タ イ ミ
ング要件 . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Ultra Fast-mode . . . . . . . . . . . . . . . . . . . . . 46
I/O ステ ージ と バス ラ イ ンの電気特性 と
タ イ ミ ング . . . . . . . . . . . . . . . . . . . . . . . . . . .
Standard、 Fast、 Fast-mode Plus デバ イ ス
Hs-mode デバ イ ス . . . . . . . . . . . . . . . . . . . . . .
Ultra Fast-mode デバ イ ス . . . . . . . . . . . . . . . .
I2C バスデバ イ スか らバス ラ イ ンへの
電気接続. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
プルア ッ プ抵抗のサイ ジ ング. . . . . . . . . . . . .
バス容量の最大許容値を超える動作. . . . . . .
fSCL 周波数の低下 . . . . . . . . . . . . . . . . . . . . .
高い ド ラ イ ブ出力 . . . . . . . . . . . . . . . . . . . . . .
バスバ ッ フ ァ 、 マルチプ レ クサ、 スイ ッ チ .
スイ ッ チ ト プルア ッ プ回路. . . . . . . . . . . . . . .
直列保護抵抗 . . . . . . . . . . . . . . . . . . . . . . . . . .
入力 リ ー ク . . . . . . . . . . . . . . . . . . . . . . . . . . . .
バス ラ イ ンの配線パ タ ーン. . . . . . . . . . . . . . .
略語. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
法務関連情報. . . . . . . . . . . . . . . . . . . . . . . . . . . .
定義 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
免責条項免責条項 . . . . . . . . . . . . . . . . . . . . . . . .
商標 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
目次. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
46
46
50
53
55
55
56
56
56
56
57
58
58
60
61
62
62
62
62
63
Please be aware that important notices concerning this document and the product(s)
described herein, have been included in section ‘Legal information’.
© NXP B.V. 2012.
All rights reserved.
For more information, please visit: http://www.nxp.com
For sales office addresses, please send an email to: salesaddresses@nxp.com
Date of release: 2012 年 10 月 9 日
Document identifier: UM10204

SHT-21モジュール説明書

型番：KP-ADT7410 型番：KP

コンタクトレンズの「製品バーコード情報」提供

MM-TXS03 取扱説明書

ミックスド･シグナル･オシロスコープ（PDF 322kB

QorIQ LS1043A/LS1023A通信プロセッサ

微生物 問題 ①細菌性髄膜炎の原因菌の組み合わせのうち

LTC3880/LTC3880-1 - Linear Technology

MPU-9250モジュール説明書

EPU-20 R3