MorphyOne 開発履歴 2003/02 初版作成 モルフィー企画 佐川 豊秋 PXW07530@nifty.ne.jp 作業年表 年 99 月 10 11 12 00 1 旬 上 中 下 上 中 下 上 中 下 上 中 2 下 上 中 3 下 上 中 4 下 上 中 下 5 上 中 6 下 上 7 中 下 上 作業内容 回路図作成中 部品ライブラリ化、CF 基板、拡張基板例として MP3 回路図作成中 CPU、RAM、ROM、水晶 回路図作成中 電源部、CF 周辺部、外部拡張部 回路図作成中 CPUver2、各回路図のルールチェック、全体ネットリス ト作成とチェック 基板配置開始 基板全体形状と配置の検討 基板配置から回路図に戻り、再度作成 電源部分回路修正 会社設立事務 意見反映し回路図修正、PC カードの場合の回路図案、電源部修正回路図 案作成（結果不採用） 会社設立事務 基板配置案(MO10) 基板配置案(MO10)終わり、そのサイズで配線可能な目処立つ 会社設立事務 MOEV01 基板設計開始(バージョン A) MOEV01 基板設計 MOEV01 基板設計 会社設立事務 MOEV01 基板設計 MOEV01 基板設計 MOEV01 設計終了(バージョン I) ガーバデータ作成とチェック BIOS の環境準備、試験内容準備 MOEV01 受領 MOEV01 用 ROM ボード BIOS 起動部分 外装：デザイン(1)入手 MOEV01 テスト(電源、リセット) MOEV01 用液晶接続ケーブル BIOS 液晶対応部分 MOEV01 ROM,RAM、液晶波形(液晶まだ表示せず) BIOS 液晶対応部分修正、液晶表示出来る BIOS 内蔵フォント MOEV01 ROM-DOS で起動 MOEV01 用 ROM ボード修正 MOEV01 用 CF テストボード BIOS Int16(キーボード処理入口) BIOS マトリクスキーボード処理部 BIOS DISK_IDE 部 BIOS CF_BOOT 処理部 MOEV01 CF アクセス試験 1／4 8 9 10 11 中 下 上 中 下 上 中 2 下 上 中 下 上 中 下 上 3 中 下 上 12 01 中 下 上 中 下 上 1 中 4 5 6 下 上 中 下 上 中 下 上 中 下 BIOS CF_BOOT 処理部 BIOS CFBOOT.asm 終了 MOEV01 周辺部分テスト MOEV01 周辺部分テスト 量産用部品関連業務 量産用部品関連業務 MOEV01 周辺部分テスト 不足する部品の調査と確認、発注等 MOEV01 LCD の機能(描画濃度の 16 段階変更)調査 MOEV01 温度変化時の確認 MO19 用 CAD 部品ライブラリの整備 (mil 単位∼mm 単位の高精度化) 量産用部品関連業務 MOEV01 から変更となる部品のデータシートから再確認(ピン名等) MOEV01 から変更となる部品のデータシートから再確認(フットプリン ト等) MO19 用 CAD 部品ライブラリの整備 MO19 向け回路図作業開始 MO19 自動配線結果データ受け取り 自動配線データ→MO19 基板化作業 MO19 基板(バージョン A)作成 MO19 再度、自動配線作業実施 MO19 基板(バージョン P)作成 外装：デザイン(2)打ち合わせ MO19 基板(バージョン P)修正 外装：デザイン(2)入手 MO19 基板図の検査開始 MO19 基板製造前チェック←→基板業者、基板図反映 部品/基板認識マークの処理 MO19 基板製造前チェック←→基板業者、基板図反映 レジスト/配線クリアランスの変更 MO19 実装図面作成 MO19 基板(バージョン S)で出図とする 配線を一部 3 層/6 層に移動 MO19 ガーバー出図 光造形のためデータ変換作業 光造形の試作外装入手 MO19 基板製品到着 MO19 テスト(電源、リセット) MO19 テスト(ROM,RAM) MO19 用 BIOS 作成開始 MO19 テスト(LCD) MO19 テスト(GPIO、CF) MO19 テスト(CF、周辺 IC) 2／4 7 上 中 下 8 上 中 下 9 10 11 12 02 1 2 3 4 5 上 中 下 上 中 下 上 中 下 上 中 下 上 中 下 上 中 下 上 中 下 上 中 下 上 中 下 外装：デザイン(3)入手 MO19 テスト(GPIO、ADC) MOCF03 回路図作成 MOCF03 基板設計 4 面取りのためガーバー変換ソフト作成 MO25 基板設計開始(バージョン A) MOCF03 DRC、チェック、ガーバー出し MO25 基板設計(全手配線) MO25 基板、全部の手配線終了 ゾーン/トラックのクリアランス変更 MOCF03 ガーバー出し MO25 基板 ランド一部拡大、コネクタ固定穴変更、形状の調整、子基板固定穴、 シルク追加、認識マーキング位置等微調整 MO25 基板設計(バージョン R)終了 外装：再設計開始、内蔵部品＋基板のモデル化 外装：本体部を基板モデルに合わせて作成 外装：液晶パネル部分を作成 外装：当初のデザインでは液晶部分の絞りが深過ぎる等で、回転軸をオ フセットした設計に変更 外装：部品を切削しながら設計 外装：部品を反転して型になった場合の抜き勾配、公差、合わせ面検討 MO25 基板の出図データ作成(一回目)とチェック MO25 基板：設計変更(バージョン S) CPU 部表面層をピン間 1 本に変更 ランド間の直結パターン(ハンダブリッジに間違う恐れあり)削除 MO25 基板製造準備、実装図等 外装：液晶パネル部分で、接続基板格納のため再設計 外装：型に出来ない部分(エンドミルが入らない凹み角部)の修正 外装：切削し終わり基板が入るめどが立つ 外装：電池部分蓋などの設計、切削 MO25 基板、ガーバー出図 部品認識マークのアパーチャ変更 MO25 基板、自動実装用データ修正作業 MO25 基板受領 MO25 基板テスト(電源、リセット) MO25 基板テスト(ROM、RAM) MO25 基板テスト(LCD) MO25、起動途中で停止するようになる MO25 停止個所を特定する作業、POST 表示 LED 基板 MO25 停止個所を特定する作業 ROM へのアクセスアドレスをトレースし最終位置を特定する基板 MO25 停止個所がばらばらで特定できない MO25 起動しなくなる MO25 洗浄、配線チェック、部品取り外し等 MO25 電源部から動作見直し 3／4 6 7 上 中 下 上 中 下 8 上 中 下 9 10 上 中 下 上 中 下 11 上 中 下 12 03 1 上 中 下 上 中 2 下 上 中 内覧会準備 内覧会一回目実施 内覧会対応 内覧会対応 BIOS 評価対象調べ 引越し作業 MO19 Linux 起動テスト LILO 引越し作業 MO19 Linux 起動テスト LILO→カーネル BIOS 修正あり MO19 Linux 起動テスト、カーネル起動後のセクタ読み出し MO19 Linux 起動テスト、カーネル config 変更等 BIOS 修正あり 部品を倉庫に入れる MO19 Linux 起動テスト、init の代わりに nasm で書いたﾌﾟﾛｸﾞﾗﾑ等 MO19 で DOS 起動 MO19 Linux 起動テスト、glibc 関連 MO19 での DOS 起動、他の CF でテスト MO25 の起動作業 MO25 の起動作業 MO19 のパネル固定方法、切削材料、固定部品 外装の製造方法について打ち合わせ検討 MO25 のクロック部分改修で動作 外装に関するアドバイスを頂き検討 MO19 の Linux 起動：カーネル最後部分まで MO25 用 LCD ケーブル 板金部品に関して検討、試作依頼 シルク印刷について打ち合わせ MO19 の固定パネル MO25 の起動画面 MO19 の固定パネル 12/4 MO19 による内覧会後、スケジュールと仕様書作成 MO25 の DOS 起動作業 MO19 の Linux 起動作業 MO19 の Linux 起動作業 MO19：シングルユーザモードで Linux 起動 内覧会用固定パネル準備：液晶固定部品 MO30 向け回路図の候補提示 1/19 の内覧会準備：キーボード部分シート＋樹脂粒原型、型取り 1/19 MO25 による内覧会 パーツリスト・在庫リスト出し 開示資料作成中（過去資料） 開示資料作成中（構成） 開示資料作成中 4／4 試験仕様および判定 対象 番号 試験項目 電源 1.1 電 源 通 常 動 正常に DC/DC 2.4V∼3.0V 電源を加える 作(1) コンバータか 以下、CPU はリセット ら 電 源 が 与 え 状態とする られるか 電 源 通 常 動 高 負 荷 が 与 え 負荷を 6Ωとする 作(2) られたときの 動作 耐負荷変動 負荷が変動し 電源 た場合の動作 1.2 1.3 試験内容 準備 判定方法 3.3V が出力される 出力変動が 5%以下であるこ と 判定 判定 判定 MOEV01 MO19 MO25 ○ ○ ○ 3.3V が出力される ○ 出力変動が 5%以下であるこ と 出力変動が 5%以下であるこ ○ と ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ 矩形波 Tr 負荷 5Ω 1.4 電源切替 1.5 低電圧検出 1.6 電池測定 1.7 遮断 1.8 供給 通常電池/バッ クアップ電池 切替 電池電圧低下 検出 電池の電圧値 測定機能 ヒューズによ る保護 基板全体への 供給 2.7V 電源(電池側)/3.3V 電 2.7V を遮断した時、3.3V に 源(バックアップ側)を加え 切り替わること る 電源電圧を 2.2V、2.3V BL1/BL2 信号に検出される こと 電池よりの電圧を変更 AD コンバータにより正しく 測定されること F1( ヒ ュ ー ズ ) 出 力 端 と ポリヒューズによる遮断、そ GND を 1Ωで短絡 の後復帰すること 供給端と各負荷側で電圧 変動が 5%以下であること 測定 1／9 対象 番号 リ セ 2.1 ット 2.2 2.3 対象 番号 試験項目 試験内容 ボ タ ン リ セ プッシュボタ ット ンによるリセ ット発生 電圧低下 電圧低下時の リセット発生 RSTDRV/ RSTDRVL 試験項目 準備 リセットボタンを押す 波形測定 電圧立ちあがり時および電 ○ 圧低下時に、MAX6322 時定 数によるリセット(500ms 以 上)が発生する 正 負 両 リ セ ッ リセットが正・負ロジック U15(1 ゲート、04)端子で確 ○ トの発生 両方で発生すること 認 試験内容 準備 ア ナ ロ グ 用 ノイズ測定 電源供給 VCCA 波形測定 対象 試験項目 準備 ク ロ 4.1 ック 判定 判定 判定 MOEV01 MO19 MO25 リンギング無しにリセット ○ ○ ○ 信号が生成される 電源断→ON→OFF 波形測定 VCCA 3.1 番号 判定方法 試験内容 ク ロ ッ ク 生 波形測定 成 ○ ○ ○ ○ 判定方法 判定 判定 判定 MOEV01 MO19 MO25 ノイズが 100mVp-p 以下で ○ ○ ○ あること 判定方法 32KXTAL1/2 波形測定 CLK_IO 波形測定 LCD 用クロック波形測定 2／9 判定 判定 MOEV01 MO19 正常にクロック出力される ○ ○ こと。CLK_IO=8MHz 判定 MO25 ○ → × → ○ 対象 番号 ROM 5.1 試験項目 試験内容 準備 判定方法 ROM リー ROM からの ROM の特定エリアを下記の (1) ド データ データで埋める。 リード 0x00、0xFF、0x01∼80 (2) (3) 5.2 ROM ライ ROM へのデ (1) 0x555 に 0xAA ライト ト ータライト (2) 0x2AA に 0x55 ライト (3) 0x555 に 0xA0 ライト (4) ffff:ffe0 に(data)ライト (1) (2) ※アドレスは同一個所で 繰り返さないよう適宜変 更が必要 (3) 共通：プローブ基板の準備 3／9 判定 判定 MOEV01 MO19 無限ループで繰り返し ○ ○ 読み出しを行い、想定 値と異なったら停止す る。(停止しないこと) ロジアナで測定し、 ROM のタイミングス ペックに違反しないこ とを確認する。 オシロスコープで波形 を観測し、SD0∼15 で 異常が無いことを確認 する。 (data)を 0x01∼0x80、 ○ ○ 00、ff で繰り返し書き 込みと読み出しを行 う。(1000 回) ロジアナで測定し、 ROM のタイミングス ペックに違反しないこ とを確認する。 オシロスコープで波形 を観測し、SD0∼15 で 異常が無いことを確認 する。 判定 MO25 ○ ○ 対象 番号 RAM 6.1 6.2 試験項目 試験内容 準備 判定方法 RAM RAM 動作の BIOS ビルド時、RAMTEST リ ー ド / ラ 確認 ＝SLOW とし、RAM 全体の イト リード/ライト/ベリファイを 行う。 テスト時は無限ループさせ る。 セルフリフ RAS/CAS リ RAM アクセス停止時 レッシュ フレッシュ 共通：プローブ基板の準備 4／9 判定 判定 MOEV01 MO19 × → (1) ロ ジ ア ナ で 測 定 し 、 ○ ○ RAM のタイミングス ペックに違反しないこ とを確認する。 (2) オシロスコープで波形 を観測し、MD0∼15、 MA0∼12 で異常が無い ことを確認する。 RAS/CASH/CASL によるリ ○ ○ フレッシュ動作を確認する 判定 MO25 ○ ○ 対象 番号 LCD 7.1 7.2 7.3 7.4 対象 番号 ｷｰﾎﾞ 8.1 ｰﾄﾞ 試験項目 判定 判定 MOEV01 MO19 LCDVEE/LCDVCC 信 号 の ○ ○ 動作 on/off LCDVEE/LCDVCC （BIOS） 信号による動作 双方 ON によって LCD 表示 が開始されること 表示 BIOS から LCD 表 （BIOS） Elan の LCD コントローラに ○ ○ 示 よりキャラクタ出力 波形 LCD 波形測定 (BIOS により、LCD コ (1) ドットクロック/ライン ○ ○ ントローラのクロック クロック/フレームクロ 調整） ッ ク と 、 LCDD0~7 が オシロスコープ EG7014 のスペックに適 合すること (2) ドットクロックの波形に 過大なリンギングの無い こと コントラス ボ リ ュ ー ム 値 の 変 ボリュームの調節 抵抗値の変動によって表示 ○ ○ ト 化による濃度調節 抵抗値測定 濃度が淡∼濃変化すること 共通：接続基板 試験項目 試験内容 準備 試験内容 判定方法 準備 判定方法 判定 MO25 ○ ○ ○ ○ 判定 判定 判定 MOEV01 MO19 MO25 ○ 押したキー対カラム／ロー ○ ○ 一 部 信号の比較 × タ ク ト ス イ 各スイッチを押し、回路 ッチ動作 図に適合した信号が入る こと 5／9 対象 番号 試験項目 CF 9.1 ア ト リ ビ ュ バイト・リード ートメモリ 9.2 9.3 バイト・ライト コ モ ン メ モ バイト・リード リ バイト・ライト ワード・リード ワード・ライト I/O バイト・リード バイト・ライト ワード・リード ワード・ライト 9.4 9.5 9.6 9.7 9.8 9.9 9.10 試験内容 準備 判定方法 判定 MOEV 01 (BIOS) (1) ロジアナで測定し、コン ○ PC カードコントロ パクトフラッシュのタイ ーラのタイミング設 ミングスペックに違反し 定 ないことを確認する。 (2) オシロスコープで波形を 該当行で無限ループ 観測し、SD0∼15、SA0 ∼21、REG_x、MCEx、 OE で異常が無いことを 確認する。 同上 同上、(2)では WE ○ 同上 同 上 、 (2) で は REG=H 、 ○ MCEH=H、OE 同上 同上、(2)では WE ○ 同上 同上、MCEH=L、OE ○ 同上 同上、WE、MCEH=L ○ 同上 同上、IOR、 MCEH=H ○ 同上 同上、IOW、MCEH=H ○ 同上 同上、IOR、MCEH=L ○ 同上 同上、IOW、MCEH=L ○ 共通：プローブ基板 6／9 判定 MO19 判定 MO25 ×→○ ○ ×→○ ×→○ ○ ○ ×→○ ×→○ ×→○ ×→○ ×→○ ×→○ ×→○ ○ ○ ○ ○ ○ ○ ○ 番号 対象 試験項目 GPIO 10.1 GPIO_19 10.2 GPIO_CS9 10.3 GPIO_CS1 10.4 10.5 10.6 10.7 10.8 10.9 10.10 10.11 10.12 GPIO_CS2 GPIO_CS3 GPIO_CS4 GPIO_CS6 GPIO_CS7 GPIO_10 GPIO_11 GPIO_12 GPIO_20 10.13 GPIO_8 試験内容 準備 判定方法 判定 判定 判定 MOEV01 MO19 MO25 ON/OFF による FET 制 BIOS FET 、 GND と の 導 通 ○ ○ ○ 初期化部に該当行組 ON/OFF 御 込みと無限ループ 同上 同上 FET 、 VCC3 と の 導 通 ○ ○ ○ ON/OFF ON/OFF による信号制 同上 TP8 で確認 ○ ○ ○ 御 同上 同上 TP9 で確認 ○ ○ ○ 同上 同上 TP10 で確認 ○ ○ ○ 同上 同上 TP11 で確認 ○ ○ ○ 同上 同上 コネクタにて確認 ○ ○ ○ 同上 同上 コネクタにて確認 ○ ○ ○ 同上 同上 ADC の端子で確認 ○ ○ ○ 同上 同上 ADC の端子で確認 ○ ○ ○ 同上 同上 ADC の端子で確認 ○ ○ ○ 同上 同上 CF 基板コネクタの端子で確 ○ ○ ○ 認 同上 同上 外部コネクタ、TP8 で確認 ○ ○ ○ 7／9 対象 番号 CPLD 11.1 対象 試験項目 ﾌﾟﾛｸﾞﾗﾑ 試験内容 準備 判定方法 判定 判定 判定 MOEV01 MO19 MO25 TP8∼11 によるプログ CPLD プログラマ接 ISA IO ポートにレジスタ ○ ○ 未 ラミング 続 作成、ライト/リード 番号 試験項目 試験内容 準備 YMU 12.1 サウンド 音を出す CPLD で、外部信号 音が出るか ∼YMU 信号を直結 波形は正常か としてﾌﾟﾛｸﾞﾗﾑ (駆動波形に依存) 外部から PIC により 駆動 対象 番号 試験項目 試験内容 準備 判定方法 ADC 13.1 測定動作 判定 判定 判定 MOEV01 MO19 MO25 GPIO_10,11,12 を 用 い DOS 上の ADC リー (1) 供給電圧と表示値が等し ○ ○ ○ て電池電圧測定値を読み ドﾌﾟﾛｸﾞﾗﾑ いか 出す (2) クロックとデータの同期 対象 試験項目 試験内容 準備 判定方法 232C 14.1 初期化 送受信 波形 (BIOS) (モニタ利用) 同上 送受信中 共通：232C ボード モニタが動作するか 14.2 14.3 RS232C コントローラの 初期化が可能か 送受信可能か 送受信中 判定 判定 判定 MOEV01 MO19 MO25 ○ ○ ○ 同上 波形測定 ○ ○ 番号 判定方法 8／9 判定 判定 判定 MOEV01 MO19 MO25 ○ ○ 未 ○ ○ ○ ○ 対象 番号 試験項目 試験内容 準備 判定方法 環境 15.1 15.2 低温起動 高温起動 0℃にて起動 40℃にて起動 クーラーボックス 赤外線電球 共通：K 熱電対貼付 正常に起動するか 同上 対象 番号 試験項目 試験内容 準備 外装 16.1 外観 外観に不具合は無いか 外装準備 16.2 組み合わせ 基板との組み合わせに支 外装準備 障はないか 16.3 強度 強度に問題は無いか (工業試験所) 番号 試験項目 試験内容 準備 判定方法 EMI 17.1 17.2 EMI 電波雑音 雑音放射 雑音環境下 (工業試験所) (工業試験所) 動作時の EMI 測定 電波雑音下の動作 対象 判定 MOEV01 ○ ○ 判定 MO19 ○ ○ 判定 MO25 未 未 判定方法 9／9 判定 判定 判定 MOEV01 MO19 MO25 疵、隙間、塗装剥れ、取り付け穴、 − − 未 部品取りつけ角度、必要な工具、 シルク印刷、イジェクタ部品 基板へのストレス無いこと コネクタへのストレス無いこと ケーブルへのストレス無いこと 振動試験 衝撃試験(動作時/非動作時) 加重試験 滑り角度 判定 MOEV01 − − 判定 MO19 − − 判定 MO25 未 未 基板データ作成時の確認事項 判定結果の ： は(データ作成時)： （実物確認）を示す。 対象 番号 項目 内容 仕様 1.1 1.2 外形寸法 固定穴位置 1.3 コネクタ位置 縦横、厚み寸法は正しいか 外装モデルとの組合わせ 基板固定用の穴位置は正 同上 しいか 基板間コネクタ位置は正 (1) 重なる基板間での寸法 しいか 確認 (2) フィルム確認 (3) テスト基板で実装し重 ねる (4) 実物での確認 基板外部へのコネクタ位 外装モデルとの想定位置 置は正しいか 関係を確認 外部からアクセスが必要 (1) CAD 上で寸法確認 な部品の位置は正しいか (2) フィルムにて部品乗せ 確認 (3) テスト基板で実装し確 認 (4) 実物での確認 別部品が存在する個所は (1) CAD 上で寸法確認 実装禁止となっているか (2) フィルムにて部品乗せ 確認 (3) 実物にて確認 1.4 部品位置 1.5 実装禁止領域 方法 1／9 判定 MOEV01 −：− −：− 判定 MO19 ○:△1 ○:△1 判定 CF01 ○：○ ○：○ 判定 MO25 ○：○ ○：○ 判定 CF03 ○：○ ○：○ −：− ○：○ ○：○ ○：○ ○：○ −：− ○：○ ○：○ ○：○ ○：○ −：− ○:×2 ○：○ ○：○ ○：○ −：− ○:×3 ○：○ ○：○ ○:△4 1.6 部品高さ 1.7 レジスト追加 1.8 マーク(基板) 1.9 マーク(部品) 1.10 マーク除外 1.11 トンボ 高さによる部品間および (1) 部品データシートにて 部品∼基板間の干渉は無 寸法確認 いか (2) テスト基板で実装して 確認 (3) 実物にて確認 レジストマスク追加が必 (本製品では対象外) 要な位置に追加されてい るか 基板認識マークの位置は (1) CAD 上で確認 正しいか、レジスト直径は (2) フィルムにて確認 正しいか (3) 実物で確認 部品認識マークの位置は (1) CAD 上で確認 正しいか、レジスト直径は (2) フィルムにて確認 正しいか (3) 実物で確認 マークにハンダは乗せな (1) NC データから確認 いため、メタルマスクデー (2) フィルムにて確認 タの対象外となっている (3) 実物で確認 か フィルム用位置合わせマ フィルムにて確認 ークは ※ １：外装デザイン(1)には適合するが(2)には適合せず ※ ２：リセットスイッチが CF 基板下となる ※ ３：CF を挿入した時にハンダフィレットに擦れる部分あり ※ ４：CF イジェクタ実装時に余裕無し 2／9 −：− ○：○ ○：○ ○：○ ○：○ −：− −：− −：− −：− −：− ○：○ ○：○ ○：○ ○：○ ○：○ ○：○ ○：○ ○：○ ○：○ ○：○ ○：○ ○：○ ○：○ ○：○ ○：○ ○：− ○：− ○：− ○：− ○：− 配線 対象 番号 項目 内容 配線 2.1 誤配線 回路図と接続は同一か 2.2 未配線 2.3 ショート 2.4 ギャップ ネットリストで接続され ていないネットは無いか 配線間のショート(直交、接 触、移動)はないか 同一ネット配線間にギャ ップがないか 2.5 配線クリアラ 製造ルール以上の配線・ラ ンス ンド間クリアランスがあ るか スルーホール スルーホール∼トラック、 クリアランス ランド間のクリアランス は十分か レジストクリ レジスト内にトラックが アランス 通らないか、レジストマス クずれの範囲 サーマルラン DIP 部品のスルーホール ド ベタ内層接続はサーマル ランドとなっているか 内層分離 内層ベタ層で、スルーホー ル・ビアによる分離はない か 2.6 2.7 2.8 2.9 方法 判定 判定 判定 MOEV01 MO19 CF01 ネットリスト対基板 DRC ○：− ○：― ○：― にて確認 DRC にて未配線ネット長 ○：― ○：― ○：― を確認 DRC およびフィルムにて ○：― ○：― ○：― 確認 DRC およびフィルムにて ○：― ○：― ○：― 確認 特に内層ビア周辺で注意 DRC およびフィルムにて ○：― ○：― ○：― 確認 ※１ 判定 判定 MO25 CF03 ○：― ○：― ○：― ○：― ○：― ○：― ○：― ○：― ○：― ○：― DRC およびフィルムにて ○：― 確認 ○：― ○：― ○：― ○：― DRC 及びフィルムにて確 ○：― 認 特に部品・基板マーク （DIP 部品無し） −：− ○：― ○：― ○：― ○：― DRC 及びフィルムにて確 −：− 認 特に配線密度の高い部分 に注意 3／9 −：− −：− −：− −：− ○：― ○：― ○：― ○：― 2.10 2.11 2.12 2.13 クロック配線に T 字分岐 が無い事、最短長であるこ と 固定穴クリア 基板固定穴周辺の配線ク ランス リアランスは十分か 基板端クリア 基板端と配線、部品ラン ランス ド、ビアのクリアランスは 十分か ランド∼ビア ビアと部品ランドのクリ クリアランス アランスは十分か クロック配線 CPU からの 8MHz クロッ ○：― ク出力のみ確認 ○：― ○：― ○：― ○：― DRC およびフィルムにて ○：― 確認 DRC およびフィルムにて ○：― 確認 ○：― ○：― ○：― ○：― DRC およびフィルムにて ○：― 確認 ○：― ○：― ○：― ○：― ○：― ○：― ○：― ○：― ※ １：特に設計ルール(6mil/6mil)と CAD のグリッド間隔(1mil/5mil/10mil‥)が合致しないため、配線間クリアランスに注意が必要 4／9 部品ライブラリ 対象 番号 項目 内容 部品 3.1 登録サイズ 部品サイズとシルクによ (1) る表記サイズは同一か 3.2 3.3 3.4 ランド形状 シルク 固定穴 ハンダフィレットを確認 できる十分な外側余裕は あるか QFP パッケージの四隅ラ ンドは、表面張力を利用し て位置合わせされるため 倍サイズになっているか 極性表記の必要な部品で 表記は正しいか １ピン表記の必要な部品 で表記は正しいか 数値表示の桁数は足りて いるか 固定穴の存在する部品で サイズ、位置は正しいか 方法 (2) (3) (1) (2) (3) (1) (2) 判定 判定 MOEV01 MO19 ライブラリ(テキスト ○：○ ○：○ 出力)と部品データシ ート 印刷と実物乗せ テスト基板と実物乗せ 印刷と実物合わせ ○：○ ○：△ テスト基板への手実装 １ 実物確認 フィルム確認 −：− −：− 実物確認 (1) (2) (1) (2) (1) (2) (1) (2) (3) フィルム確認 実物確認 フィルム確認 実物確認 フィルム確認 実物確認 フィルム確認 テスト基板に穴開け 実物確認 判定 判定 判定 CF01 MO25 CF03 ○：○ ○：○ ○：○ ○：○ ○：○ ○：○ −：− ○：○ −：− ２ ○：○ ○：○ ○：○ ○：○ ○：○ ○：○ ○：○ ○：○ ○：○ ○：○ ○：○ ○：○ ○：○ ○：○ ○：○ ○：○ ○：○ ○：× ○：○ ○：○ ３ ※ １：DCK5 パッケージ(1 ゲート AND 等)、SMT23 パッケージ(MAX6223 等)、J1/J2(主基板∼CF 基板コネクタ)でランドのサイズ不足 ※ ２：MO25 より採用 ※ ３：CF 基板∼主基板接続用 MOLEX コネクタにて CF 基板側コネクタの固定穴サイズ小 5／9 基板ガーバーデータ 対象 番号 ガ ー 4.1 バー 4.2 4.3 4.4 4.5 4.6 4.7 項目 追加シルク 内容 実装用の追加シルクは正 しいか ※１ 穴径設定 使用されるドリル径と、メ ーカーで使用されるドリ ル径は一致しているか D コード 各ガーバーファイルで、D コードは正しく添付され ているか V カットラインは正しく指 外形 定されているか 実装機用の耳は付いてい るか 面付け 多面取り時の面付けは全 データで正確か ※２ 原点 全データで原点位置は同 一位置関係にあるか 自動配置デー Pick＋Place データの内容 タ は正しいか 自動配置データと部品票 は整合しているか 方法 判定 判定 判定 判定 判定 MOEV01 MO19 CF01 MO25 CF03 ○：○ ○：○ ○：○ ○：○ ○：○ (1) フィルム確認 (2) 実物確認 ガーバーデータと業者デ ○：― ータで確認 ○：― ○：― ○：― ○：― 当方印刷フィルムと業者 ○：― 印刷フィルムで確認 ○：― ○：― ○：― ○：― 外形指定と V カットの余 裕 角丸めされた耳付け 実装方向指定 ドリル、各ガーバーで正し く面取りされているか 反転を防ぐため、すべて基 板左上を原点とする テキスト内容と CAD 上で の確認 テキスト内容と Excel の確 認 ○：― ○：― ○：― ○：― ○：― ○：― ○：― ○：― ○：― ○：― −：− −：− ○：― −：− ○：― ○：― ○：― ○：― ○：― ○：― ○：― ○：― ○：― ○：― ○：― ○：― ○：― ○：― ○：× ○：― ３ ※ １：コネクタの「オス」 「メス」表記、チップ抵抗が並ぶ場合の縦横判別、ダイオード等の極性強調、実装位置指定、製品番号 ※ ２：CF 基板のみ 4 面取り ※ ３：抵抗の指定に誤りあり 6／9 基板受領後の確認 対象 番号 基板 (生) 5.1 5.2 5.3 5.4 5.5 5.6 5.7 5.8 5.9 5.10 項目 内容 方法 判定 判定 MOEV01 MO19 外形 外形寸法は正しいか V カットによる端面の寸 ―：○ ―：○ 法確認 シルク シルクは判別可能か 目視検査 ―：○ ―：○ レジスト レジストの抜けが無いか フィルム対目視比較 ―：○ ―：○ を確認 表面パターン パターン∼ランド、レジス 目視検査 ―：○ ―：○ ト、固定穴、ビアのクリア ランス ショート(パターン間、パタ 目視検査 ―：○ ―：○ ーン∼ビア間等)はないか 断線はないか 目視検査 ―：○ ―：○ 欠損、突起、太り、細りは 目視検査 ―：○ ―：○ ないか ピンホールはないか 目視検査 ―：○ ―：○ 穴ずれ ビアのランドと穴位置は 目視検査 ―：○ ―：○ 正確か 内層ずれ 表面ランド、内層ランドで 下から照光、目視検査 ―：○ ―：○ ずれはないか バルジ 穴周囲の盛りあがりは無 目視検査 ―：○ ―：○ いか コーナークラ スルーホール外形ランド 目視検査 ―：○ ―：○ ック と穴内メッキ間のクラッ クはないか バレルクラッ スルーホール内面にクラ 目視検査 ―：○ ―：○ ク ックはないか そり・捩れ 基板にそり、捩れはないか 平面上に置き目視 ―：○ ―：○ 7／9 判定 判定 判定 CF01 MO25 CF03 ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ 5.11 5.12 5.13 5.14 5.15 実 装 5.16 済み 5.17 5.18 5.19 打痕 基板表面に打ち疵はない 目視検査 か ディスラミネ ガラスエポキシ層の白化、 目視検査 ーション、ブ 浮きはないか リスター 接続検査 ネットリストを元にラン テスターによる ド間の接続確認 絶縁検査 ネットリストを元にラン テスターによる ド間の絶縁確認 クロストーク 基板ネットリストを元に ジェネレータ＋オシロに 検査 配線長の長いものについ よる て検査 実装ずれ 部品の回転、位置ずれ、実 目視検査 装部品誤り、足曲がりなど はないか チップ立ち チップ立ちはないか 目視検査 フィレット はんだフィレットは十分 目視検査 か ブリッジ はんだブリッジはないか 目視検査 ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：× ―：○ ―：○ ―：○ １ ―：○ ―：○ ―：○ ―：○ ―：△ ―：○ ―：○ ―：○ ―：× ―：○ ２ ―：○ ―：○ ―：○ ―：○ ―：○ ―：○ ―：△ ―：○ ―：○ ―：○ ３ ―：○ ―：○ ―：○ ―：○ ―：○ 5.1∼5.12 受入確認 ※ １：KB 線、MD0/1 線と内層でショートあり ※ ２：抵抗の入れ替わりあり(部品表/自動配置データ不整合) ※ ３：DCK5 パッケージ(1 ゲート AND 等)、SMT23 パッケージ(MAX6223 等)、J1/J2(主基板∼CF 基板コネクタ)でランドのサイズ不足 8／9 各基板の設計ルール ・ トラック/スペース＝6mil/6mil (0.15mm ルール) ・ 最小穴径 12mil ・ ランドレススルーホール 無し ・ ブラインドビア、ベリードビア 無し 9／9 基板変更箇所一覧 番号 １ ２ ３ ４ ５ ６ ７ ８ ９ 変更箇所 MOEV01→MO19 コネクタ J2 を 10 ピンから 4 ピン に変更 MO19→MO25 コネクタ J1(シリアル用)に IrDA 信号を統合 MOEV01→MO19 スペーサを削除 MO19→MO25 YMU757 イコライザ定数を変更 MO19→MO25 CF へのアドレス線を SA0:24→ SA0:10 に変更 MO19→MO25 GPIO_CS1∼4 に抵抗を付加 MO19→MO25 LCD 用コネクタに部品認識マー クを追加 MOEV01→MO19 CLKOUT 信号にダンピング抵抗 を追加(1) MO19→MO25 CLKOUT 信号のダンピング抵抗 を削除(2) MOEV01→MO19 MAX6323(2.2V)検出信号にプル アップを追加 変更理由 実装面積節約 変更後の確認 （特に無し） 同上 シリアル通信が問題なく行えること 固定穴によるネジ止めに変更 面実装スペーサより強度的に有利 テストにより音質調整 強度確認 CF では不要なため 配線領域削減 CF アクセス 外部からもプログラミングを行うため 外部 CPLD プログラム/内部から GPIO 操作が可 能なこと 実装確認 部品位置の正確化 音質確認 (2) 両面基板で引きまわしが長いため 削除後の測定 (2)信号が短いため測定の結果無くても 支障なし この出力はオープンコレクタなのでプ 追加後の信号確認 ルアップが必要 1／3 １０ MOEV01→MO19 CPU コア用電源を 3.3V に統合 １１ MOEV01→MO19 クロック部分用 4.7kΩを集合抵抗 に変更 MO19→MO25 キーボード配線、スイッチ両側配 線→片側配線 MOEV01→MO19 CPLD への接続を IO モードに変 更し、IO ピン本数を増やす MOEV01→MO19 使用するフラッシュ ROM、 インテ ル製→富士通製 MOCF01→MOCF03 プルアップ抵抗の追加 MOCF01→MOCF03 SD7、SD10 信号の入れ替わり MO19→MO25 クロックの負荷コンデンサ MO19→MO25 CPU、BNDSCEN 用テストピンの 追加 MOEV01→MO19 FET を Si6562→IRF に変更 MOEV01→MO19 3 ピンコネクタをテストピン×3 １２ １３ １４ １５ １６ １７ １８ １９ ２０ 電源部分の単純化、 変更後の起動確認 33MHz を超えると 3.3V が必要、 使用電力にほとんど差が無い(CPU の低 下分対、レギュレータの効率分) 特性のばらつきを防ぐ 変更後のクロック生成確認 元々タクトスイッチ内部で結線されて 変更後の導通確認 いるため、配線領域の削減 DMA でない場合には速度的に差が無く 変更後の信号確認 その分 IO 本数を増やすのが有利 入手の都合により 変更後の ROM 部分テスト バッファ動作の安定化のため 変更後の CF テスト MOCF01 での誤り 変更後の CF テスト Ecliptek ECPSM29T 使用の際には必要 ※ とされたもの バウンダリスキャンテストへの対応用 ※ に追加 入手の都合により 入手の都合により 2／3 削除する 現在未使用 ２１ ２２ ２３ ２４ に変更 MOEV01→MO19 MAX1603(PC カード用電源コン トローラ)を削除 MO19→MO25 基板設計にて、自動配線→手動配 線に変更 PC カード利用は無しとしたため 配線効率が一定以上上がらない 配線長トータルが大きい 層の有効利用度が低い ビア数が多い MO19→MO25 設計ルールで内層（ホール∼ゾー ン）クリアランスを拡大 MOCF01→MOCF03 クリアランス不足 部品配置変更 3／3 手動配線により ・ 斜め配線による効率化、短縮 ・ ビア数の削減 ・ 層の有効利用 を配線密度/基板ネットリスト/NC データで確認 ホールによる内層ゾーンの分離に注意する 外部仕様表 要件仕様 電源 形状 スペック 添付品 ポータブルで常時利用が可能な x86PC であること。 カラー、 非 DOS の PDA を求めない人向け 電源 常時利用を可能とするために単三電池を使用する 消費電力 通常のモバイル用 PDA の使用時間として、10 時間以上の 運用を可能とするため、低消費電力が必要 キーボード キーボードの無い PDA は幾らでも存在しており、必須。 ディスプレイ 文字表示主体、x86、低消費電力の 3 点より、モノクロ CGA ディスプレイ キーボード サイズから独自仕様のものとなり、マトリクスキーボード ストレージ サイズ、電力からコンパクトフラッシュ 通信 同上、＋シリアル バックアップ 必要 主電源 単三電池×２ CR3032 バックアップ 外部 DC 入力 予定案あり(オプション) 駆動時間 約 10∼20 時間(CPU クロックにより異なる) バ ッ ク ア ッ プ 約 2 ヶ月間 期間 サイズ W146×D80×H22(mm) (予定) 重量 275g (予定、電池込み) CPU AMD 製 ElanSC400-100 クロックは 1MHz∼100MHz で動的に変更可能 コアは Am486 相当 ディスプレイ エプソン製モノクロ CGA、640×200 ピクセル、 消費電力 5mW、3.3V 単一電源対応 BIOS Datalight 社製 対応 OS DOS、Linux 他、CGA 対応の OS 注：本体には OS はプリインストールされておらず、別途 OS をインストールしたコンパクトフラッシュが必要 入力方式 80 キー、独立テンキーを含む。キーピッチ 9.6mm 拡張スロット CF TypeII ×２、一方は起動用ストレージ専用 外 部 イ ン タ フ ユーザプログラミング可能な Xilinx CPLD＋拡張子基板 ェース RS-232C ポート、赤外線ポート用のピンのみ(排他利用) サウンド メロディ用としてヤマハ YMU757(4 音同時 FM 音源) 拡 張 機 能 オ プ MP3 プレーヤー子基板、RS232C＋IrDA 子基板等を予定 ション （検討中） 基本目的 1999 年 12 月 初版 2003 年 2 月 要件仕様を追加、添付品について(検討中)に変更 MorphyOne 機能仕様書 MorphyOne 機能仕様書 2002/12 初版発行 2003/02 選択部分を見え消し モルフィー企画 佐川 豊秋 PXW07530@nifty.ne.jp 1/43 MorphyOne 機能仕様書 本文書はGPLに基づき配布されます 本仕様書に含まれる情報は、発行時点で正確を期していますが、内容の正確さについて保証するもので はありません。 本仕様書記載の情報・内容を使用していかなる結果を生じても、その責任はモルフィー企画および佐川 豊秋には帰属しません。 本仕様書に基づく製品を、生命維持機器または重要な産業用システムにおける部品として使用すること について、モルフィー企画および佐川豊秋は関知しません。 本仕様書に基づく製品の使用、開発・製造等によって発生したあらゆる事象に対し、モルフィー企画お よび佐川豊秋はいかなる賠償責任も負いません。 「AMD」は、Advanced Micro Devices, Inc.の商標です。 「 lan」は同社の商標です。 「DataLight BIOS」は、DataLight社の商標です。 本仕様書に記載のその他の会社名および製品名は、それを特定する目的において記されたものであって、 一般に各社に帰属します。 2/43 MorphyOne 機能仕様書 目次 1 はじめに .......................................................................................................................... 6 1.1 MorphyOne とは ..................................................................................................... 6 1.2 本書の目的 ............................................................................................................... 6 1.3 対象読者 ................................................................................................................... 6 1.4 本書の概要 ............................................................................................................... 6 1.5 関連資料 ................................................................................................................... 7 1.6 補足情報 ................................................................................................................... 7 2 アーキテクチャの概要 .................................................................................................... 8 2.1 機能上の目的と構成................................................................................................. 8 2.2 ブロック図 ............................................................................................................... 8 3 CPU............................................................................................................................... 10 4 リセット ........................................................................................................................ 12 5 クロック ........................................................................................................................ 13 6 電源部 ............................................................................................................................ 14 7 電源の制御..................................................................................................................... 16 8 ROM .............................................................................................................................. 17 9 RAM .............................................................................................................................. 19 10 LCD ........................................................................................................................... 20 11 キーボード ................................................................................................................. 22 12 コンパクトフラッシュ............................................................................................... 25 13 外部拡張..................................................................................................................... 28 14 シリアル..................................................................................................................... 30 15 汎用 IO....................................................................................................................... 31 16 BIOS .......................................................................................................................... 32 17 回路図ブロックと機能............................................................................................... 35 18 テスト ........................................................................................................................ 36 18.1 デザインルールチェック.................................................................................... 36 18.2 基板受け入れ試験............................................................................................... 37 18.3 回路機能テスト .................................................................................................. 37 18.4 回路波形テスト .................................................................................................. 38 18.5 環境テスト.......................................................................................................... 39 18.6 運用機能テスト .................................................................................................. 40 19 外装 ............................................................................................................................ 41 3/43 MorphyOne 機能仕様書 図目次 図 2-1 ブロック図 ........................................................................................................ 8 図 2-2 全体構成図 ........................................................................................................ 9 図 2-3 基板構成 ............................................................................................................ 9 図 4-1 リセット部分の構成図 .................................................................................... 12 図 5-1 クロック系統(外部) ......................................................................................... 13 図 6-1 電源部分ブロック図........................................................................................ 14 図 6-2 バックアップ電池の RTC 専用化 ................................................................... 15 図 8-1 ROM 接続図.................................................................................................... 17 図 8-2 山一電機 IC197 ............................................................................................ 17 図 8-3 ROM 接続図(8 ビット) ................................................................................... 18 図 9-1 DRAM 接続図 ................................................................................................. 19 図 10-1 LCD 接続図................................................................................................... 20 図 10-2 液晶∼本体接続図(LCD 表面視) ................................................................... 20 図 11-1 キーボード断面図.......................................................................................... 22 図 11-2 マトリクスキーボード接続........................................................................... 22 図 11-3 キーの重複検出 ............................................................................................. 23 図 11-4 XT キーボードの信号(クロック↓時にサンプリング).................................. 24 図 12-1 WAIT 線 ........................................................................................................ 26 図 12-2 電源供給........................................................................................................ 27 図 12-3 バッファの配置 ............................................................................................. 27 図 13-1 外部拡張インタフェース .............................................................................. 28 図 19-1 基板・外装構成(現行) ................................................................................... 41 図 19-2 上面フラット化構成...................................................................................... 41 図 19-3 一体化構成 .................................................................................................... 42 4/43 MorphyOne 機能仕様書 表目次 表 3-1 CPU 比較 ........................................................................................................ 10 表 3-2 コンフィギュレーションのトレードオフ....................................................... 11 表 4-1 初期コンフィギュレーション値 ..................................................................... 12 表 7-1 主要部品の消費電力........................................................................................ 16 表 4-1 初期コンフィギュレーション値 ..................................................................... 18 表 12-1 記憶装置としての比較 .................................................................................. 25 表 12-2 通信/機能拡張としての比較.......................................................................... 25 表 13-1 外部拡張の方法 ............................................................................................. 28 表 14-1 シリアルポートの実装 .................................................................................. 30 表 15-1 汎用 IO ピン割り当て ................................................................................... 31 表 16-1 BIOS の選択 ................................................................................................. 32 表 16-2 INT 10h、ビデオ ....................................................................................... 32 表 16-3 INT 13h ディスク IO .............................................................................. 33 表 16-4 INT 14h COM ポート ............................................................................. 33 表 16-5 INT 15h、割りこみサービス..................................................................... 33 表 16-6 INT 16h、キーボード................................................................................ 33 表 16-7 INT 1Ah、RTC.......................................................................................... 34 表 18-1 デザインルールチェック項目一覧表 ............................................................ 36 表 18-2 基板受け入れ試験項目一覧........................................................................... 37 表 18-3 回路機能試験項目一覧 .................................................................................. 37 表 18-4 波形試験項目一覧 ......................................................................................... 38 表 18-5 環境試験項目一覧 ......................................................................................... 39 表 18-6 運用機能試験項目 ......................................................................................... 40 5/43 MorphyOne 機能仕様書 1 はじめに 1.1 MorphyOne とは MorphyOne は、小型携帯コンピュータとして設計され、持ち運べるサイズで x86 系 OS が動作することを目的としています。また、設計内容および結果につい ては、ドキュメントとして GPL ライセンス下でオープン化されます。 完全な AT 機互換性よりも、小型携帯機器としての仕様が優先されるため、一部 互換性に欠ける部分は存在します。 MorphyOne の完成のためには、多くの協力が必要と考えられています。 本書の目的 1.2 本仕様書は、MorphyOne の構成、仕様、実装方法について説明するものです。 以下、MorphyOne を「本機」と呼称します。 ご意見が有れば、記述の通り適宜記載していますので、お知らせください。 対象読者 1.3 本仕様書は、コンピュータアーキテクチャに対し一定の知識を持つ方に向け て作成されています。 1.4 本書の概要 本仕様書は、以下の章で構成されます。 はじめに（本仕様書および一般情報について） アーキテクチャの概要(目的とされる機能、ブロック図) CPU(Elan SC400 の概要) リセット(リセット機構について) クロック(クロック発生機構について) 電源部(電源供給方法について) ROM(BIOS 格納用 ROM について) RAM(主メモリの構成と接続について) LCD(本機に接続される液晶ディスプレイについて) キーボード(本機のキーボードインタフェースと構成) コンパクトフラッシュ(本機のコンパクトフラッシュインタフェース方法につい て) 外部拡張(ISA バスの一部を外部へ出力) シリアル(RS-232C インタフェース) 汎用 IO(Elan SC400 の GPIO 機能による外部インタフェース) 6/43 MorphyOne 機能仕様書 BIOS(DataLightBIOS の実装内容について) テスト(本機のテスト内容) 外装(本機の筐体について) 1.5 関連資料 各社の資料 AMD Elan EC400 については、下記データシートを参照してください。 ÉlanSC400 and ÉlanSC410 Microcontrollers Data Sheet ÉlanSC400 Microcontroller Register Set Reference Manual Am486 Microprocessor Software User's Manual 1.6 補足情報 7/43 MorphyOne 機能仕様書 2 アーキテクチャの概要 本機の核となるのは、ElanSC400CPU です。これは Am486CPU に周辺機能を組み合わ せたチップで、組込み用途に適し低電力であることが特徴です。 2.1 機能上の目的と構成 主たる機能 ・ 小型で、携帯可能、キーボード運用を主とする ・ 486CPU ・ 単三乾電池駆動とし、充電器不要でどこでも使用出来る ・ 低消費電力を優先し、カラー化は行なわない ・ 86 系 OS の動作が可能 本機の構成は、これらの目的を優先順として決定されます。 2.2 ブロック図 DRAM ﾊﾞｯｸｱｯﾌﾟ電池 単三電池 MA/MD ROM CF AMD Elan SC400 ﾘｾｯﾄ ｸﾛｯｸ KB 図 2-1 外部拡張 ISA CPU 電源系統 液晶 232C I/F 汎用 IO ブロック図 SC400 に周辺回路が統合されているため、コンパクトな構成となります。 8/43 MorphyOne 機能仕様書 液晶への接続基板(液晶裏面) 低消費電力液晶 接続ケーブル 単三電池×2 面上にキーボード ｺﾝﾊﾟｸﾄﾌﾗｯｼｭ 外部拡張 基板 図 2-2 全体構成図 全体としては折り畳み構成を取ります。 主基板 上面 KB KB 基板 CF 子基板 裏面に部品配置 主基板、両面に部品配置 提案があった構成 現行の構成 図 2-3 ※ 基板構成 選択事項 (A) 現行の構成 × 主基板 8 層、CF 基板 6 層でコスト高 × KB を押すことで主基板にストレスが掛かる × 裏面に KB が有るため、主要部品配置とスルーホール配置に制限がある (B) 提案のあった構成 ○ 主基板６層、KB 基板両面でコスト低下 ○ KB を押しても主基板にはストレスが掛からない ○ 主基板の両面を使用できるため、部品配置の自由度が上がる 9/43 MorphyOne 機能仕様書 3 CPU 本機の CPU としては、以下の項目が必要となります。 (1) 機能が統合され小型、携帯用の機器に対応可能 (2) 486 以上の CPU (3) 低消費電力に対応 (4) CPU 情報が公開されていること これらを満たすものとして、AMD 社の ElanSC400 を採用しています。比較を表に示し ます。SC400 が最もバランスの取れたものとなっています。 表 3-1 機種 AMD ElanSC400 SC5xx NS Geode xxx Intel 486SL AMD Am386 CPU 比較 小型機器向けか ○ 486 以上か ○ ○ ○ × △ 情報公開度 ○ ◎ ◎ 消費電力 クロック可変機 構により○ × △ ○ △ × △ ○ ○ ○ × SC400 の持つ主要機能は以下です。 ■ x86 対応の組み込み型プロセッサ ■ 一般の週辺デバイス・セットを高集積化したシングル・チップ CPU ■ Am486 ® CPU コア ■ パワー・マネージメント・ユニット ■ ROM/Flash メモリとのインタフェース ■ EDO/FPM DRAM コントローラ ■ 標準 PC/AT システム・ロジック ■ ローカル・バス／ISA バス・インタフェース ■ EPP モード対応の双方向パラレル・ポート ■ 16550 互換の UART ■ 赤外線ポートによるワイヤレス通信 ■ マトリクス・キーボード・インタフェース ■ グラフィックス・コントローラ ■ PC-Card コントローラ ■ プログラマブル IO これらには両立不可能なコンフィギュレーションが存在します。選択について下記に示 10/43 MorphyOne 機能仕様書 します。 表 3-2 項目 コンフィギュレーションのトレードオフ コンフィギュレーシ ョン A VL バスと内部グラ VL バス使用、内部ｸﾞ フィクスコントロー ﾗﾌｨｸｽ不可 ラ 非対称 DRAM 構成 非対称 RAM、キーボ と KB 信号 ード不可 32bit の ROM と内部 32bitROM、ｸﾞﾗﾌｨｸｽ ｸﾞﾗﾌｨｸｽ 不可 ISA バスのﾌﾙｻﾎﾟｰﾄと ﾌﾙｻﾎﾟｰﾄ、KB 不可 キーボード SD バッファ(31-16) バッファ有り、GPIO 機能 減少 パラレル・ポートと パラレル・ポート使 PC-CARD-B 用、PC カード一つ 赤外線とシリアルが 赤外線で使用 排他 コンフィギュレーシ 選択 ョン B VL バス不使用、内部 小型化のため内部ｸﾞ ｸﾞﾗﾌｨｸｽ使用 ﾗﾌｨｸｽ使用、B 対称構成、キーボー ド使用可能 8 または 16bit、内部 ｸﾞﾗﾌｨｯｸｽ使用 限定サポート、KB 可 バッファ無し 携帯 PC として KB 必 須のため、B 8/16bit で 十 分 で あ り、B 携帯 PC として KB 必 須のため、B 16bit のため B パラレル・ポート不 携 帯 用 途 で あ る か 使用、PC カード二つ ら、B シリアルで使用 基本となるシリアル を採用、B ※1 ※ １：ハード的には使用可能な形で残されており、BIOS は初期化時にど ちらを選択するかということのみです。 11/43 MorphyOne 機能仕様書 4 リセット 本機のリセットは以下の要因により発生するものとします。 (1) プッシュボタン(背面よりアクセス) (2) 電圧が一定範囲以下 (3) ソフトウェアリセット 要因(1)、(2)はハードウェアで実装されます。 ソフトウェアリセット リセットスイッチ CPU 電圧検出 正論理リセット 反転 図 4-1 負論理リセット リセット部分の構成図 ここで OR 回路は低電圧から動作可能なものが必要となります。 (3)はソフトウェアによって、ポート 00Efh のリードあるいはシステムコントロールレ ジスタ 0092h のビット 0 をセットすることによって行われます。 リセットの発生により、CPU は初期化され、CFG0-3 ピン(他信号と共用)の状態によって ROM の位置とバス幅が決定され、ROM からの読みこみが開始されます。 初期コンフィギュレーションの値は以下のようになります。 表 4-1 初期コンフィギュレーション値 CFG3(MA3) CFG2 CFG1(MA1) CFG0(MA0) ROM DBUFOE、 ROMorPCCARD バス R32BUFOE 0 0 1 0 16bit Disabled ROMCS0 SC400 の内部ではこれらのピンは弱くプルダウンされており、初期値は 0 となります。 設定値１とするために、外部にプルアップ抵抗が接続されます。 12/43 MorphyOne 機能仕様書 クロック 5 ElanSC400 のクロックは、二つの要素によって成り立ちます。 (1) 外部の 32.768kHz 水晶 (2) 内蔵 PLL、外部ループフィルタ これによって内部クロックが生成され、また外部には CLK-IO(選択可能)のクロックが出 力されます。CLK-IO の初期値は 8MHz とします。※動作中に変更が可能です。 内部クロックは以下の種類です。 ・ RTC、DRAM コントローラのリフレッシュ(32.768kHz) ・ グラフィクスコントローラ(選択可能) ・ UART(選択可能) ・ Timer(選択可能) ・ DRAM コントローラ(選択可能) ・ VL-Bus コントローラ(使用しない) ・ ISA-Bus、PC-Card、ROM コントローラ(選択可能) ・ DMA コントローラ(選択可能) CPU のクロックは、66.3582MHz を 1,2,4,8,16,32,64 分周したものが選択可能で、これ によりソフトウェアから、66MHz∼1MHz まで CPU の動作速度を変更することが可能で す。 CPU の消費電力は、ほぼこのクロックに比例して下がるため、低消費電力とするにはソ フトウェアからのサポートが必要となります。 VCCA XTAL1 32.768kHz XTAL2 ループフィルタ ×４ 15pF 図 5-1 クロック系統(外部) 13/43 MorphyOne 機能仕様書 電源部 6 電源に対する要求事項としては、小型化および低消費電力化、携帯運用のサポート、の ために下記のものがあります。 (1) 単三電池二本の電圧で動作可能 (2) 単三電池交換時のバックアップ電池機能 (3) 単三電池電圧の読み取り可能なこと (4) 高効率 また、CPU の電源検出機能ピン(Battery Low Detect)を使用するためには、 ・乾電池の電圧と設定値比較 が必要となります。これは乾電池の電圧低下によって、二本で 2.3V 及び 2.2V を下回っ た所で検出されるものとします。アルカリ電池の電圧低下、ニッカド電池の電圧低下(公称 1.2V が安定して供給されその後低下する)よりこの値に設定されます。 これにより、電源部は下ブロック図によって構成されます。 CPU コンパレータ 単三電池 2 本 (∼2.8V) A/D コンバータ 昇 圧 DC/DC コンバータ 電圧検出 バックアップ電池 3.3V 切り替え CPU サスペンドスイッチ 図 6-1 電源部分ブロック図 主電池を外した場合にはバックアップ電池から電流が供給されますが、制限抵抗が入っ ており 10mA 以上の電源は供給できません。 14/43 MorphyOne 機能仕様書 検出・切り替え用 IC では CPU の動作モードがサスペンド中かどうかは判断できないた め、乾電池交換時にはサスペンドモードに入っている必要が有ります。 選択事項：ご意見「バックアップ電池は RTC のみに使用した方がシンプルで信頼性が高 いと考えます、LX と異なり CF は挿し放しで RAM にコピーしての運用は余り考えられな いのでは。普通の PC と同じ考え方＋サスペンド機能で良いと思う」 (1) 現行：3.3V ラインに共用 ○ 電池交換時も RAM のバックアップが可能 × (2) 交換時にソフトウェアでサスペンド状態にしておく必要がある 変更：バックアップ電池は RTC のみ ○ 回路のシンプル化 × 電池交換時には RAM のバックアップは不可 回路変更は下記 D1 D2 VCCA 3.3V R VCCRTC BBATSEN C 図 6-2 バックアップ電池の RTC 専用化 図中の C,R は、バックアップ電池を交換の際に BBATSEN(リセット時、2.4V 以下でバ ックアップバッテリ Low を検出)が有効に働くようにする時定数です。100kΩ/10uF にて、 時定数は 100×103×10×10-6＝1 です。 選択事項：ご意見「(続き)A/D コンバータとコンパレータは役割が重複しています。A/D コ ンバータから読むソースを見ましたが、あの程度なら常駐させておけば良いので はないですか」 ⇒採用とします。 15/43 MorphyOne 機能仕様書 7 電源の制御 SC400、RAM、ROM、CF といった主要コンポーネントは、動作時とスリープ時で大き く電流が異なります。 なお、ファームウェアによる初期動作では、33MHz で起動し、そのままであれば約 270mA/2.7V の電流消費となります。この状態での消費電流は、ThinkPad220 の約 1/3∼ 1/4 です。ThinPad220 は i386SL-16MHz ですが、特に液晶の消費電流が低いことおよび ハードディスクを使用していないことが効果的と考えられます。 ソフトウェアのサポートにより、CPU 負荷と上限クロック設定により 1MHz∼で動作ク ロックを制御するのが望ましいです。 表 7-1 コンポーネント SC400 DRAM ROM 液晶 CF ※3 主要部品の消費電力 動作時 212mA/33MHz ※1 250mA/Max 17mA/Max 1.2mA/typical 50mA/typical スリープ時 Stand-by 19mA Stand-by 0.5mA 1uA 0.5mA/DOFF 時 0.5mA サスペンド時 RTC-only 80uA ~0 ※2 1uA ~0 0mA ※4 ※ 1：Typical 値 551 mA/100MHz、~370 mA/66MHz、~213 mA/33MHz、~58 mA/4MHz ※ 2：リフレッシュ無し ※ 3：一般的な値 ※ 4：PCMAVCC、PCMBVCC 信号により電源断の場合 SUSPDSL ピンによる電源コントロール GPIO-CS0 信号は、停止信号として、A/D コンバータおよび DC/DC コンバータの動作を 停止し、本機の動作電力を最低まで落とすためのものです。電池交換時と復帰時にはこの 信号を用いて、消費電流を最低としてから電池の交換操作をすることが望ましいでしょう。 ※ 修正候補： この信号を個別のものに変更あるいは削除 ⇒GPIO 信号は余っているため採用します。 16/43 MorphyOne 機能仕様書 8 ROM SA1-20 MBM29LV400 SD0-15 CS0/Read/Write/Reset VCC/GND 図 8-1 ROM 接続図 BIOS 格納用の ROM としては、TSOP 型の富士通製フラッシュ ROM が用いられます。 CPU のリセット直後のアクセスは、アドレス 3FF：FFF0h に行われるため、ROM 内に は BIOS のイメージを複数格納しておく必要が有ります。 BIOS によって使用される領域は 32KB×2 であり、容量は 4Mbit なので、512KB-64KB= 約 448KB の使用可能領域があります。 ROMWrite 信号も接続するものとし、ファームウェアのアップデートまたは根本的な書 き直しが可能とします。 通常使用時の FlashROM は基板直付けとなります。 ファームウェア開発のためには取り外し可能な事が必要となりますが、これは別途山一 電機の IC ソケット等に取りかえることで可能です。 図 8-2 山一電機 17/43 IC197 MorphyOne 機能仕様書 選択事項：助言「基板上で ROM 辺りの密度はだいぶ高い模様。8 ビット構成の方が良い のでは。CF とも引き回す線でもあり、8 本減れば少し楽でしょう。後、ア ドレス線に余分な線が有るが(容量増加も考えてかと思いますが)不要です」 ⇒ 採用します。 MBM29LV400 SA0-17 SD0-7 CS0/Read/Write/Reset VCC/GND 図 8-3 ROM 接続図(8 ビット) この場合コンフィギュレーションは下記のようになり、プルアップが不要となります。 表 8-1 初期コンフィギュレーション値(8bit) CFG3(MA3) CFG2 CFG1(MA1) CFG0(MA0) ROM DBUFOE、 ROMorPCCARD バス R32BUFOE 0 0 0 0 8bit Disabled ROMCS0 ⇒ 採用します。 18/43 MorphyOne 機能仕様書 9 RAM RAM への要求仕様は以下のものとなります。 (1) なるべく大サイズ (2) 実装の都合から個数を少なく (3) 消費電流が小さい (4) Elan の仕様から、EDO または FPM の DRAM これより、入手可能なものとしては HM5113165-L しか存在しません。 DRAM として 32Mbyte を実装します。これは Elan が 16bit 幅でサポートする最大値と なります。このためには、128MbitDRAM(16Mbyte)×2 が配置され、Elan のコンフィギ ュレーションとして、バンクの Depth=16Mbyte、ビット幅 16、Rows=Columns=12 とな ります。 MA0-11 128Mbit 128Mbit EDO- EDO- DRAM DRAM Bank0 Bank1 OE=GND VCC MA1 (CONFIG-1) MD0-15 WE RAS0, CASL0, CASL1 RAS1, CASH0, CASH1 図 9-1 DRAM 接続図 MA1 は、ブート時のコンフィギュレーションピンとしても働くため、ROM16bit モード を選択するにはプルアップの必要が有ります。 19/43 MorphyOne 機能仕様書 10 LCD 液晶には下記の要件が求められます。 (1) サイズが適正 (2) 消費電流が小さい (3) 軽量、小型 (4) 運用がテキストベースと考えられるためカラーの必要性は低い (5) DOS で自然に運用可能なサイズ このことから、EPSON 製のモノクロ LCD、640×200 ピクセルの製品(EG7014C-AS)が 選択されます。 LCDD0-7 LCD モジュレーション ピクセルクロック ラインクロック 表示/停止 フレームクロック コントラスト設定ボリューム LCD 電源イネーブル LCD 負電源イネーブル 3.3V,GND 図 10-1 LCD 接続図 最も周波数の高いピクセルクロックのみ、ダンピング抵抗を配置します。 Elan からの出力で、電源イネーブル(LCDVCC)、負電源イネーブル(LCDVEE)が存在し ますが、該当する信号は LCD 側に存在しないため、表示 ON/OFF 信号として使用するこ ととします。 LCD 裏面折り返し 裏面に接続基板 ↓本体へ 図 10-2 液晶∼本体接続図(LCD 表面視) 20/43 MorphyOne 機能仕様書 本体と液晶との接続は、下記によって行われます。 (1) 本体からのフレキシブルケーブル (2) 液晶に付属する短いフレキシブルケーブル (3) コネクタ二つを配したケーブル間接続基板 ※ 選択事項１ (A) コントラストボリュームを本体側に配置（現行） × アクセスが深くなり簡単に調節が出来ない × ケーブル極数が＋３ × 基板実装面積制限のためサイズが極小 (B) コントラストボリュームを接続基板側に配置 ○ 大きなサイズのボリュームを使用可能 ○ アクセスが容易 ○ ケーブル極数が−３ (A)→(B)への変更方法 ・ 本体側からボリュームを削除 ・ 接続基板側にボリュームを配置 ・ ボリューム(1MΩ)部品購入(面実装、径 4mm、¥35/1000 個時) ※選択事項２ (A) 現行外装としてフレキシブルケーブル製造 ○ 外装の変更は不要 (B) × 現行の外装は首部分の強度不安が指摘有り × コスト面 外装の電池配置変更、汎用フレキシブルケーブル購入 ○ コスト、一本あたり¥200 まで低下 × 外装は電池を下に落とした構成が必要 ○ 外装の強度アップと構成の単純化 21/43 MorphyOne 機能仕様書 11 キーボード キーボードに要求される要件は下記のものとなります。 (1) クリック感に優れる (2) 実装面積、体積が小さい (3) Elan に接続可能 (4) On/Off キーの配置可能 (5) 数字キーの独立配置 このことから市販品が使用不可能であり、タクトスイッチをキーボードとして配置し、 図のように使用されます。 外装 KB 面 成形シート 基板 タクトスイッチ 図 11-1 キーボード断面図 キーボードはマトリックスキーボードとして動作し、下図のように接続されます。 KB-Column KB-Row 図 11-2 マトリクスキーボード接続 ここで、Elan と BIOS の動作は下記のようになります。Linux 等の場合にはキーボード ドライバとして下記の動作が実装される必要が有ります。 (1) Row、Column はプルアップされている (2) Column に全てゼロを書きこむ (3) 特定の列のみ 0 とし、他の列は 1 とする 22/43 MorphyOne 機能仕様書 (4) Row 側を読み出す (5) (3)(4)は全ての列に対してループ (6) 値＝0 となった行、列のキーが押されている (2)~(5)の動作はファームウェア内で行われ、変換テーブルを通してキーコードが出力さ れます。 注意すべき動作として以下のものが有ります。 ●のキーが押されていると 右下のキーも検出されてしまう 図 11-3 キーの重複検出 したがって、同時押しが考えられる重要なキーについてはマトリクスに密に配置するこ とが出来ず、市松状に分けて配置する必要があります。 ※ 選択事項 (A) 現行：マトリクスキーボード ○ Elan で動作がサポートされており、BIOS ではマトリクスの変換テーブルを 用意してキーコードの出力が可能 × 22 本の配線が必要で配線リソース消費 × Linux 等の場合キーボードドライバの作成が必要 (B) 提案された事項：XT キーボード化、或は Palm の Thin Keyboard 等の利用 ○ IBM-XT キーボード互換とすることで、キーボード互換性に関する信頼度が 高まる ○ BIOS の作りこみ部分無しに利用可能 ○ Linux/BSD 等でキーボードドライバの作成不要 ○ 信号は 4 本(VCC/GND/XTCLK/XTDATA)のみとなる ○ (別 KB 化の場合)本体の折り畳み機構は不要 × PIC マイコン等による XT 互換のキーボードコントローラが必要 ※ 別 KB 化は仕様としての変更が大き過ぎる × XT-KB はカーソルがテンキーと共用（これはコントローラの作り方により回 避可能） 23/43 MorphyOne 機能仕様書 折衷案としては、下記のことが考えられます。 (1) 両面基板にてキーボード部分の試作、裏面に PIC を配置し XT キーボード信 号を発生するようにする (2) 信号は XT_CLK/XT_DATA/VCC/GND/PIC の動作停止信号/SUS-RES キー の 6 本となる (3) 現行基板に配線し、XT キーボード対応の BIOS コード(元から存在)と入れ替 えて動作を確認する 基板構成変更で主基板＋KB 基板の構成を取る場合には、PIC 相当部分の配置が有る か無いかで基板設計上はわずかの差となります。 ⇒ 上記折衷案を採用しますが、PIC は実際には配置せずパターンのみとします。従 って信号数は現状＋コントローラ用です。 XT キーボードの動作 上記、Elan と BIOS の動作部分を置き換え、下記のようにキーボードのコードをシリア ルに発生するものとなります。 XT_CLK (100kHz) XT_Data 図 11-4 XT キーボードの信号(クロック↓時にサンプリング) 信号的には AT キーボードと同等となります。 スキャンコード対キー(Lower, Upper)は 01：Esc Esc 02：1 ! 03：2 @ のようになります。AT キーボードとは微妙に異なる部分があります。 （インプレス社「プ ログラマーズ PC ソースブック」790 頁） 24/43 MorphyOne 機能仕様書 12 コンパクトフラッシュ コンパクトフラッシュの採用前には、下記のような議論がありました。 (1) PC カード×２ (2) PC カード＋コンパクトフラッシュ (3) コンパクトフラッシュ×２ (4) 記憶用内蔵フラッシュメモリ(ROM-DOS)＋PC カード (5) 記憶用内蔵フラッシュメモリ(ROM-DOS)＋コンパクトフラッシュ (6) スマートメディア等＋コンパクトフラッシュ 必要な要素としては、下記のものになります。 (A) 記憶用 (B) 外部通信/機能拡張等 表 12-1 電源 PC カード × 5V 必要 コンパクトフラ ○ 3.3V ッシュ スマートメディ ○ 3.3V ア等 内蔵メモリ ○ 3.3V 記憶装置としての比較 容量 ~数 100MB ~数 100MB Elan での対応 可 可 体積 ×大 ○ ~数十 MB 無し ○ ×数百 KB 可 ○ これより、最も自然な方式としては、コンパクトフラッシュにより OS 起動メディアとす る、ということになります。 ５V が必要な PC カードは、(変換効率も含めて)大きな電力消費となるため実用的に見て 不可能と判断されました。現在では新製品もあまり登場しておりません。 表 12-2 電源 PC カード × 5V 必要 コンパクトフラ ○ 3.3V ッシュ 通信/機能拡張としての比較 対応装置数 多い 少ない(当時) 十分(現在) Elan での対応 可 可 体積 ×大 ○ 現在ではコンパクトフラッシュにより、十分に通信機能が提供されています。 Elan では２ポートの i82365 互換 PC カードコントローラが提供されており、記憶用およ び通信用の 2 種類のコンパクトフラッシュをサポート出来ます。 25/43 MorphyOne 機能仕様書 BIOS でのサポートは、記憶用スロット(スロット A)を IDE 互換にエミュレートする部分 となります。スロット B の操作は、ソフトウェアで PC カードコントローラ用デバイスド ライバが必要となります。 ●バッファの使用 Elan では、PC カードの挿抜にノンバッファモードを前提としています。 PC カードのピンは GND、電源、信号線の順にコンタクトするようになっており、電源 オフ状態の信号線が接続されることはありません。 ただし、バッファ付きの場合には、挿入中に電源をオフすることも出来ることから、現 行ではバッファ付き接続が採用されています。 ※ 選択事項 (A) 現行ではバッファ付き、CF カードは BIOS でエミュレート ○ 最も安全方向となるが、バッファの配線が必要 ○ カードへの電源を動作中にカット可能 × BIOS 自体に、CF カードの多種対応性が要求される(このため対象機種は SanDisk のみとしている) (B) バッファ無し ○ バッファの配線が不要で面積・層数削減となる ○ 回路変更は削除のみ × IO カードを挿した状態での消費電力増加(スリープ可能なカードなら問題無い) (C) ○ バッファに関わらず、CF カードは TrueIDE モード接続とする カード固有の情報は不要となり、多種対応性と安定性が確保される × TrueIDE 接続の回路に変更必要(微小) × 多少のコーディング追加が必要となる。1F0h、3F0h へのアクセスが PC カード コントローラ宛てとなるよう、初期化時にマッピングが必要。IDE 対応のコード自 体はそのまま使用可能。 CF 接続回路について #WAIT_A #WAIT_AB #WAIT_B 08 図 12-1 WAIT 線 Elan の#WAIT 信号は、AB スロットで共用のため、マージして使用します。WAIT 信号 は負論理のため、AND ゲートを用いて何れかが 0 ならば出力が 0、となるようにします。 26/43 MorphyOne 機能仕様書 VCC3 PCMAVCC FET 反転 PC カード A 用電源 図 12-2 電源供給 電源の ON/OFF が可能とするため、低 ON 抵抗の FET を経由して電源を供給します。 VCC3 DIR アドレス線 カードソケットへ バッファ 制御線 イネーブル(PCMVCCA の反転) ICDIR DIR バッファ データ カードソケットへ OE チップセレクト(MCExx) 図 12-3 バッファの配置 27/43 MorphyOne 機能仕様書 13 外部拡張 ↓ISA バス＋制御信号 音源 CPU Xilinx CoolRunner 子基板用 コネクタ GPIO GPIO 用 コネクタ 図 13-1 外部拡張インタフェース 本機の外部拡張には 3 種類有ります。 ① 低消費電力 CPLD である CoolRunner を経由したもの ② GPIO 線を引き出したもの ③ GPIO＋FET による外部電源出力 CoolRunner の JTAG 線は Elan の汎用 IO ポートに接続されており、JTAG プログラミ ングも可能です。 表 13-1 ISA バス CPLD 経由 GPIO のみ 拡張性・本数 ○ ○ × 外部拡張の方法 外部機能の重さ 重い 軽い 重い 実装面積 ○ × ○ この機能は主として電子工作自作派の方向けのものとして考慮されています。 ※ 選択事項 (A) 現行 ○ CPLD を用いた比較的高度な機能拡張が可能 × ただし、ユーザのうちこの機能を活用できる比率は少ないと思われる × 大きな実装面積を消費する 28/43 MorphyOne 機能仕様書 (B) 提案： 「外部拡張は、GPIO 線を用いて同期シリアル通信で十分ではないか、CPLD を入れても活用するユーザは少ない」 ソフトウェア的に SPI/I2C 等をエミュレートすることで、外部拡張としての速 ○ 度対使用する実装面積比では十分 ○ 回路変更は削除のみ ○ シリアルの場合コネクタ本数と配線リソースが微小 × 速度的上限は数百 kbps ただし 8bit＋数本の信号とすればパラレル IO は可能、例えば USB ホスト の SL811 は 8bit＋4 本の信号で使用可能。外部ラッチを追加すれば多ビッ ト化対応は可能。 ご提案の中で「あなた自身、8+4bit の IO で ROM ライ ターを作っているでしょう」 ※ただし速度は稼げません (C) 提案： 「外部拡張は、ISA バス線を出しておけば良いのでは」 ○ 拡張バスとしては普及しており自作派ユーザも使いやすい ○ 回路変更は削除のみ ○ Ethernet、SuperIO、等 ISA 対応のチップ外付けが可能となる ○ 速度的上限は数 MB/s 単位 × コネクタの信号数は多いし配線引き回し(ROM＋CF より)が多い (D) 提案： 「FET だが、IRF のものを基板上配置でなくても普通に秋葉原で買えるので 無くても良し、それより GPIO のままで汎用性を確保したほうがよい」 ○ 部品数が減る ○ 線の汎用性は上がる × 同等機能には外部 FET 要(数十円) ⇒ 結果として、以下の変更とします。 (1) CPLD 接続は 8bit の ISA バス IO に縮小 (2) FET については削除し、GPIO 出力を増やす 29/43 MorphyOne 機能仕様書 14 シリアル Elan には、16550 互換 UART が一つ装備されています。 ハードウェア：シリアル用ラインの結線のみ BIOS：COM1、9600/n/8/1 としてセットアップした後は、特に何もしません。 ソフトウェア：通常の COM1 ポートとして使用可能です。 表 14-1 信号結線のみ レベル変換 IC のみ 小型コネクタまで実装 Dsub コネクタまで実装 シリアルポートの実装 実装面積 ○ △ × 過大 利用上 外部コネクタ必要 外部コネクタ必要 外部変換ケーブル必要 ○ このことより、どのみち外部に変換するものが必要ならば、実装面積最小とするため、 信号結線のみとしています。 IrDA Elan は赤外線通信をサポートする回路を持っていますが、ここで使われる UART はシリ アル通信用のものと共用となります。また、実際に赤外線通信を利用しているユーザは(結 局有線接続の方が信頼性高い、等の意見で)少ないという調査結果が有り、結線引き出しの みとされています。 30/43 MorphyOne 機能仕様書 15 汎用 IO Elan には 32 本の汎用 IO ピンがありますが、 二本を除き、 全て他のピンと共用されます。 割り当てについて以下に示します。 表 15-1 GPIO_CS0 GPIO_CS1 GPIO_CS2 GPIO_CS3 GPIO_CS4 GPIO_CS5 GPIO_CS6 GPIO_CS7 GPIO_CS8 GPIO_CS9 GPIO_CS10 GPIO_CS11 GPIO_CS12 GPIO_CS13 GPIO_CS14 GPIO_15 GPIO_16 GPIO_17 GPIO_18 GPIO_19 GPIO_20 GPIO_21 GPIO_22 GPIO_23 GPIO_24 GPIO_25 GPIO_26 GPIO_27 GPIO_28 GPIO_29 GPIO_30 GPIO_31 汎用 IO ピン割り当て 共用 − 専用 − 専用 DBUFRDL DBUFRDH DBUFOE IOCS16 IOCHRDY PIRQ1 PIRQ0 TC AEN PDACK0 PDRQ0 PCMA_VCC PCMA_VPP1 PCMA_VPP2 PCMB_VCC PCMB_VPP1 PCMB_VPP2 LBL2 CD_A2 PPDWE PPOEN SLCT/WP_B BUSY/BVD2_B ACK/BVD1_B PE/RDY_B ERROR/CD_B INT/REG_B SLCTIN/RST_B AFDT/MCEH_B STRB/MCEL_B 使用 GPIO_CS2 GPIO_CS3 GPIO_CS4 IOCS16 GPIO_CS6 GPIO_CS7 GPIO_CS8 GPIO_CS9 GPIO_CS10 GPIO_CS11 GPIO_CS12 PCMA_VCC PCMB_VCC GPIO_19 GPIO_20 WP_B BVD2_B BVD1_B RDY_B /CD_B REG_B RST_B MCEH_B MCEL_B 用途 サスペンド通知 CPLD-JTAG CPLD-JTAG CPLD-JTAG CPLD-JTAG CPLD 外部拡張コネクタへ 外部拡張コネクタへ 外部拡張コネクタへ 外部電源供給 on/off ADC、CS ADC 読み取り ADC クロック スロット A 未使用 未使用 スロット B 未使用 未使用 外部電源供給 on/off 未使用 未使用 未使用 スロット B 未使用 未使用 スロット B スロット B スロット B スロット B スロット B スロット B GPIO はプルアップ、プルダウン、駆動 High/Low/Hi-Z、リード、の動作があります。 GPIO_CSxx 信号は、外部チップセレクトとして特定メモリ領域への割り当てが可能です。 （この機能は本機では使用されていません） 31/43 MorphyOne 機能仕様書 16 BIOS BIOS としては DataLight 社の DLBIOS を使用します。 表 16-1 フリーの BIOS DataLight AMI AWARD 価格 − 数十万円 数百万円~ 数百万円~ BIOS の選択 Elan 対応 無し ◎ 別途、価格により 別途、価格により IntXX の網羅 − △? ○ ○ 公開可能か ○ × × × 価格、Elan への対応等から DLBIOS が選択されました。 フリーの BIOS としては、FreeBIOS、LinuxBIOS、等が存在しますが、DOS で必要と されるものを全て対応するのではなく、Linux 等の起動に必要な部分だけを作成するという 方針で開発されていると思われます。 DataLight BIOS の実装内容は以下の通りです。 表 16-2 INT ファンクション 00h 01h 02h 03h 04h 05h 06h 07h 08h 09h 0Ah 0Bh 0Ch 0Dh 0Eh 0Fh 10h 11h 12h 13h 10h、ビデオ 名称 SetVideoMode SetCursorType SetCursorPosition GetCursorPosition ReadLightPen SetActivePage ScrollUp ScrollDown ReadChar WriteChar WriteCharOnly SetPallette WriteDot ReadDot WriteTeletype GetVideoMode SetColor SetFont GetSetConfiguration WriteTeletypeString 32/43 サポート ○ ○ ○ ○ 無し ○ ○ ○ ○ ○ ○ 無し 無し 無し ○ ○ 無し 無し 無し ○ MorphyOne 機能仕様書 INT 11h 機器リスト取得 INT 12h メモリサイズ取得 表 16-3 INT 13h ファンクション 00h 01h 02h 03h 04h 05h 08h 表 16-4 INT ファンクション 00h 01h 02h 03h 表 16-5 INT ファンクション 24h 4Fh 85h 87h 88h C0h E8h 表 16-6 INT ファンクション 00h 01h 02h 05h 10h 11h サポート有り サポート有り ディスク IO 名称 初期化 ステータス読みこみ セクタのリード セクタのライト セクタのベリファイ トラックのフォーマット ドライブパラメータ読みこみ 14h サポート ○ ○ ○ ○ ○ ○ ○ COM ポート 名称 初期化 ライト リード ステータス読みこみ サポート ○ ○ ○ ○ 15h、割りこみサービス 名称 A20 ゲート キーボードフック SysRq キー 拡張メモリ処理 拡張メモリサイズ取得 システム設定取得 Windows95 サポート ○ (何もしない) ○ ○ ○ ○ (何もしない) 16h、キーボード 名称 文字読みこみ ステータス読みこみ Shift フラグ読みこみ キーボードへの書きこみ 拡張キーボード読みこみ 拡張キーストローク状態 33/43 サポート ○ ○ ○ ○ ○ ○ MorphyOne 機能仕様書 INT 17h：プリンタポート、サポート無し INT 18h： 「Boot Failure: O/S not found」表示 INT 19h：リブート サポート ○ 表 16-7 INT 1Ah、RTC ファンクション 00h 01h 02h 03h 04h 05h 名称 Get Tick Count Set Tick Count Get RTC Time Set RTC Time Get RTC Date Set RTC Date サポート ○ ○ ○ ○ ○ ○ DOS において BIOS の機能が不足する場合には、 (1) 割り込みにチェインして追加処理を行なうドライバを作成する (2) BIOS 機能の追加 の二つの方法があります。 (2)は、開発者は DLBIOS の NDA 契約にサインした人に限られ、また結果が公開出来な いこと、及び開発に時間が掛かることが考えられるため、(1)が望ましい方向と思われます。 DOS の割り込み処理プログラムの作成は、フリーの LSI-C で行なう事が出来、その方法 については「気ままに PC/AT プログラミング」(ソフトバンク ISBN4-89052-469-X)等に 記載されています。 34/43 MorphyOne 機能仕様書 17 回路図ブロックと機能 本機の回路図は以下の図面分けで記載されます。 (1) CPU.sch CPU 周り (2) KBD.sch キーボード (3) LCD.sch 液晶接続部分 (4) power.sch 電源部分 (5) RAM.sch RAM (6) ROM.sch ROM (7) XC95etc.sch 外部拡張(1) (8) XC95Sub.sch 外部拡張(2) (9) XTAL.sch クロック外部回路 (10) CF.sch CF 接続コネクタ周辺 (11) outer_CF.sch (12) TOP.sch CF 子基板 上記回路ブロック間の接続 35/43 MorphyOne 機能仕様書 18 テスト 18.1 デザインルールチェック ・ 目的 回路設計/基板設計後、基板発注前に設計内容の再確認をおこなう。 ・ 対象 回路図、基板図、ガーバーデータ ・ 試験項目一覧 表 18-1 デザインルールチェック項目一覧表 番号 １ 項目名 ライブラリチェック ２ 入出力 Electrical Rule Check ３ ４ ５ ６ ７ 信号スペック確認 バスの順序確認 コネクタ信号一致 マーキング プルアップ/ダウン ８ ９ 論理値と信号名 フットプリント １０ 基板形状 １１ １２ 外装との形状 部品配置間隔 １３ １４ １５ １６ シルク レジスト/ランド/ペースト レジスト/パターン メカニカルルールチェック １７ フィルムチェック 概要 部品データシートと回路図ライブラリの一致 チェック 回路図ライブラリのピン定義(入力、出力、入 出力、パッシブ)と回路図の違反チェック(自動 ＋目視確認) 回路信号線毎のレンジ、定格確認 バス信号の接続順序 基板間コネクタの向き、信号番号 実装機用マーキングの有無・位置確認 各プルアップ/ダウン抵抗について、部品内蔵 プルアップ/ダウンとの数値確認 負論理/正論理の信号確認 基板ライブラリと部品データシートでパッド サイズ・パッド位置確認 実装機スペックと基板耳部分、V カットライン と実装位置・穴位置 外装に影響する寸法位置の確認 特に高さ方向の影響確認(実装干渉無しか/目 視と修正可能か) 部品名・リファレンス・チップ部品間の区別線 ランド~レジストの間隔、メタルマスク パターンのレジスト内露出無いこと 穴対パターン/ランド、パターン対パターン、 ビア対パターン等（自動） フィルムの目視確認(ベタ対ビア、マーキング のレジスト対中心マーク等) 36/43 MorphyOne 機能仕様書 18.2 基板受け入れ試験 ・ 目的 作成された基板の表面、回路接続、実装状態を確認する。 表 18-2 番号 １ 項目名 生基板 表面 ２ 生基板 内部(一部) ３ ４ ５ 生基板 接続 生基板 絶縁 生基板 クロストーク ６ ７ ８ 実装済み基板 ハンダ状態 実装済み基板 シルク 実装済み基板 部品干渉 基板受け入れ試験項目一覧 概要 マーク、穴、フットプリント、パターン vs レジス ト、ビアの確認 ビア周囲を顕微鏡下でベタとの分離・パターン接 続確認 テスターにて回路接続の確認 テスターにてパターン間絶縁確認 (特に並行長の長い配線のみ)部品未実装時クロス トークが無い(部品実装で悪化有得る)事を確認 各ランドのハンダ付け状態の確認 シルク表示確認 実装後の干渉確認 18.3 回路機能テスト ・ 目的 仕様および回路図に盛りこまれた設計意図と実際の動作が一致することを検証 する。 ・ 試験対象 MorphyOne 主基板、CF 子基板、液晶 ・ 試験方法 JTAG 機能テストは、外部からの信号入力とする(GPIO 操作可能であるなら 書きこみプログラム(naxjp、http://member.nifty.ne.jp/nahitafu/naxjp/naxjp-j.html)移 植により等価)。FM 音源テストは、外部コネクタ経由 CPLD 内部スルー→FM 音源に よる(CPLD 以降を見れば等価)。その他の試験は BIOS の POST 機能をモディファイし たもの、または受動部品のテストとなる。 表 18-3 対象部位 電源部 クロック リセット 回路機能試験項目一覧 番号 １ 項目名 コンパレータ動作 ２ A/D コンバータ ３ ４ １ ２ １ ２ DC/DC コンバータ 電圧検出と切り替え CLKIO LCD クロック スイッチリセット 電圧リセット 概要 定電圧電源より 2.4V~2.1V の電源を 供給し、2.3V/2.2V コンパレータの 動作を確認する。 定電圧電源より供給される電圧を測 定する 供給電圧値、サスペンド動作の確認 主電池非接続時の切り替え機能確認 外部出力クロック LCD 出力のドットクロック スイッチ入力によるリセット発生 電圧低下によるリセット発生 37/43 MorphyOne 機能仕様書 ROM １ ２ RAM １ ２ LCD １ ２ ３ キーボード １ CF １ ２ ３ ４ ５ ６ ７ ８ ９ １０ １１ １２ １３ １４ １５ １６ １７ １８ １９ 外部拡張 １ ２ ３ ４ ５ シリアル １ 汎用 IO １ ２ リード動作 ライト動作 リード動作 ライト動作 イネーブル/ディスエーブル 表示 コントラスト変更 キーコード表示 電源 on/off 属性メモリ read Byte(even) 属性メモリ read Byte(odd) 属性メモリ read Word 属性メモリ Write Byte(even) 属性メモリ Write Byte(odd) 属性メモリ Write Word 共通メモリ read Byte(even) 共通メモリ read Byte(odd) 共通メモリ read Word 共通メモリ Write Byte(even) 共通メモリ Write Byte(odd) 共通メモリ Write Word IO read Byte(even) IO read Byte(odd) IO read Word IO Write Byte(even) IO Write Byte(odd) IO Write Word CPLD プログラミング CPLD アクセス GPIO 出力 GPIO＋FET 電源外部供給 FM 音源 COM1 による動作 汎用 IO の操作 汎用 IO のリード ROM 読み出し ROM 書きこみ RAM 読みこみ RAM 書きこみ LCDVDD/LCDVEE による操作 LCD への文字表示 ボリュームによるコントラスト変化 各キー対マトリクス位置情報 PCMxVCC 信号による電源操作 JTAG 機能 ISA IO リード/ライト 18.4 回路波形テスト ・ 目的 回路動作時の波形およびタイミングの確認を行なう。 表 18-4 対象部位 電源部 番号 １ ２ ３ 波形試験項目一覧 項目名 コンパレータ A/D コンバータ DC/DC コンバータ 概要 コンパレータの出力信号 A/D コンバータの出力信号 電圧変動波形 38/43 MorphyOne 機能仕様書 クロック リセット ROM ４ １ ２ １ ２ １ ２ １ ２ LCD １ キーボード １ CF ２ ３ ４ ５ ６ ７ ８ ９ １０ １１ １２ １３ １４ １５ １６ １７ １８ １９ 外部拡張 １ ２ シリアル １ 汎用 IO １ RAM 電圧検出と切り替え CLKIO LCD クロック スイッチリセット 電圧リセット リード動作(アドレス・データ各 ビット on/off＋クロストーク確 認パターン＋一斉 on/off の駆動 能力確認パターン) ライト動作(〃) リード動作(〃) ライト動作(〃) 表示 キー信号 属性メモリ read Byte(even) 属性メモリ read Byte(odd) 属性メモリ read Word 属性メモリ Write Byte(even) 属性メモリ Write Byte(odd) 属性メモリ Write Word 共通メモリ read Byte(even) 共通メモリ read Byte(odd) 共通メモリ read Word 共通メモリ Write Byte(even) 共通メモリ Write Byte(odd) 共通メモリ Write Word IO read Byte(even) IO read Byte(odd) IO read Word IO Write Byte(even) IO Write Byte(odd) IO Write Word CPLD アクセス GPIO 出力 COM1 による動作 汎用 IO の操作 切り替え時電圧変動波形 外部出力クロック LCD 出力のドットクロック リセット波形 リセット信号波形 アドレス線波形とデータ線波形 〃 CAS/RAS/アドレス/データ波形 CAS/RAS/WE/アドレス/データ波形 表示時 Data/各クロック波形 キー押し・放し時の波形 REG/MCE/SA/OE/WE/Data REG/MCE/SA/OE/WE/Data REG/MCE/SA/OE/WE/Data REG/MCE/SA/OE/WE/Data REG/MCE/SA/OE/WE/Data REG/MCE/SA/OE/WE/Data REG/MCE/SA/OE/WE/Data REG/MCE/SA/OE/WE/Data REG/MCE/SA/OE/WE/Data REG/MCE/SA/OE/WE/Data REG/MCE/SA/OE/WE/Data REG/MCE/SA/OE/WE/Data REG/MCE/SA/OE/WE/Data REG/MCE/SA/OE/WE/Data REG/MCE/SA/OE/WE/Data REG/MCE/SA/OE/WE/Data REG/MCE/SA/OE/WE/Data REG/MCE/SA/OE/WE/Data ISA IO リード/ライト波形 出力波形 出力波形 出力波形 18.5 環境テスト ・ 目的 回路動作が温度環境により影響の無いことを確認する。 表 18-5 低温下 高温下 0℃ 35℃ 環境試験項目一覧 起動確認 起動確認 39/43 MorphyOne 機能仕様書 18.6 運用機能テスト ・ 目的 実際に外装に収容した後の運用に基づき、動作確認を行なう。 ・ 方法 テストプログラムとして ROM/RAM/CF リードライト・GPIO(ループバック接 続)・A/D コンバータ読みこみ・シリアル(ループバック接続) についてアクセスを繰り 返すプログラムを用意し、連続実行で判定する。 表 18-6 番号 １ ２ ３ ４ ５ ６ ７ ８ ９ １０ １１ １２ 項目名 保管試験 輸送試験 温度上昇 温度下降 熱勾配 振動試験 衝撃試験 強度試験 耐圧・絶縁試験 耐雑音試験 EMI 試験 連続動作試験 運用機能試験項目 概要 温度 35℃/湿度 80%下で梱包、10℃以下で開梱・起動 宅急便輸送後の開梱・起動 白熱灯下放置時の温度上昇 クーラーボックス内で温度下降 左右で温度勾配を与える(左高・右低、左低・右高) ランダム振動試験機(動作時/非動作時) 衝撃試験機による 6 方向からの衝撃 変形・破損に至る荷重試験 (AC100V 入力関連部分は不要) 電波雑音下 放射電波測定 CPU クロック設定と動作時間(周囲 25℃) ※ 複数台の並行テストが必要(工業試験所/連続動作/保管輸送 等分割実施) 40/43 MorphyOne 機能仕様書 19 外装 外装の目的は以下のものとなります。 ・ コンパクトに持ち運びが可能 ・ 基板、キーボード、電池、コンパクトフラッシュが格納可能なサイズ ・ 十分な強度 外装構成は基板の構成にも連動します。 下記の現行構成は、サイズを極小化するため、電池部分を上面に持ち上げ、液晶の首部 分に出来るスペースに収めたものです。 液晶部 上面図 主基板表(KB) 正面図 本体部 主基板裏(主要部品) CF (B) CF 子基板 図 19-1 基板・外装構成(現行) CF (A) 現行の構成では以下の問題点が指摘されています。 ・ KB を押したときの基板ストレス ・ 電池位置により、首部分の強度確保が困難 この解決方法として、下記の変更が提案されています。⇒採用します (基板側) 基板構成の変更(KB 基板＋主基板、主基板に CF 搭載) (コスト低下も兼) (外装側) 電池位置を下に下げ、首部分の接続長さを取る 正面 側面 図 19-2 上面フラット化構成 この場合は電池サイズにより厚みサイズが制限を受けますが、 これを用いて CF の TypeII ×２収容可能とする方向も有ります。 なお、電池位置に付いては前側とするご意見もあります。 41/43 MorphyOne 機能仕様書 液晶 キーボード 下に主基板 図 19-3 一体化構成 外装に要する技術的課題、コスト等を大幅に削減する案として、上記の「ポケコン風」 一体化構成案も出されていますが、 ・ 大幅に使い勝手が異なる ・ ポケットに入らないなど運用面で劣る 事が欠点となり実現性は低くなります。ただし、外部拡張用端子の配置がかなり自由と なる(Dsub コネクタやピンヘッダー等配置可能)、キーボードが比較的自由に出来る、 等の利点もあります。 42/43 MorphyOne 機能仕様書 外装の作成方法としては、下記の方向があります。 (1) ABS 樹脂製、光造形→真空注型で試作→簡易型および射出成形による ○ 通常の製品作成方法です。 × 型作成および型修正のコストが高額となります。 (2) ABS 樹脂製＋首部分をアルミ板金部品で強化 ○ 強度が必要な部分(つまり修正が多発する可能性ある部分)がアルミ板金部品 となるため、強度/修正回数 vs コストの両面で有利です。 × 多少のコストアップとなります(修正コストで打ち消しと考えられる)。 (3) オールアルミ製 アルミ素材による高級感があります。 ○ ○ 標準工程の組み合わせで可能ならば型代は不要となります。 ○ 初期試作コストが低下します。 ○ EMI 対策としては完全シールドとなり有利です。 × 単価は上がります(ほぼ型代と相殺される) × 手の触れる部分を丸めた状態とするには、①絞りによる成形 部品を用いて角面落とし ②厚みのある の何れかが必要です。①では成形の難しさ、②では重 量の増加(2mm アルミの場合＋100g 以下、トレードオフとして強度向上)がありま す。 キーボード (1) 試作時：硬質ゴム光造形あるいは、キー印刷した紙＋樹脂浸潤＋粒状部品(エポキシ 樹脂)貼付けによる自作 (2) 量産時：携帯電話用キーボード状のシート成形タイプ(印刷シートに出来合い粒状部 品貼付け) 43/43 現状のまとめと今後の製作案について １．現状 1.1 基板 MO25 基板の構成 ・ 主基板８層、構成は下記 Ø CPU Ø ROM Ø RAM Ø 電源部 Ø CF 接続部 Ø CPLD Ø YMU757 Ø シリアル/IrDA/GPIO ピン Ø 裏面全体に KB ・ CF 子基板６層（CF×２、両方ともバッファ付き） Ø バッファ群×２ Ø CF コネクタ×２ Ø 電源供給用 FET 現状の MO25 は、このまま量産のためには (1)未試験部の試験 (2)CF 基板の部品配置 を変更 (3)クロック部分の確認 (4)外装モデルに組み込んでの試験 が必要です。強度上の問題や製造コストが指摘されており、構成(回路割りつけ)を変更し ての別基板試作を選択します。 回路割りつけ方法の変更は以下のようになります。 8 層基板の一面に KB が存在するため、部品配置が一面に限られる。実際に使用している のはおよそ６層分であり、GND/VCC ベタ面も存在するので、有効に利用していない。ま た、主基板の CF があたる部分も使用されていない。 このため下記のようにして有効利用が可能。 ・ KB は両面基板として分離 ・ これにより、一面全体が空く。CF 一個分の面積は元々空いている。 ・ CF を主基板に配置する。CF 一個分元々空いている面積と、裏面に空いたうちの端部分 を用いる。 ・ （主基板の元 KB 面部分）−(CF 一枚分)の面積は配置領域として使用可能。 1／5 ・ VCC ベタ層があるが、使用電力から考えるとオーバー ・ MO30 の配線層は、 （MO25 主基板の配線層）−（KB で使用していた層）＋（裏面空 き部分）＋（VCC ベタ層の一部）となり、6 層で配線可能 1.2 外装 現状では以下のものがあります。 ・ 光造形サンプル ・ 削り出し造形サンプル 単純化のためには、(1)首部分のフラット化 (2)首部分接続用アルミ板金部分製作 の 2 点が必要で、これによって製作される部分を単純な箱状にし、まず削り出しサンプルを 作成することになります。 1.3 ファームウェア 現状で問題と考えられるのは以下の点です。 ・ テキストモード 07h のみサポート これについては、(A) BIOS で INT10h/ファンクション 00/モード＝0x03、0x70 を サポートする(B)常駐ドライバで INT10h/ax=00/モード＝0x03、0x70 をサポートする ことで、DOS 上で DISPCC による日本語表示(25 行/12 行)が可能になると考えられる。 将来の拡張性を考えると(B)が望ましいと言えます。DISPCC がビデオモード変更と WriteDot(Int10h/ファンクション 09)によるフォントデータからのソフトウェア文字描画 で動作しているならば対応は難しくないですが、結果が公開出来ません。 2. 今後 2.1 回路設計について 仕様書に記載された回路変更は単純で、特に実施上の問題は無いと思われます。回路図 作成とレビューを経過した後に本採用とします。 2.2 基板設計について 実績(会社帰り後の作業で 2.5 週間)からすると、約 1.5 週間で全部の手配線が可能です。 MO30 基板の予定構成 ・ 主基板６層 Ø CPU Ø ROM Ø RAM Ø 電源部 Ø KB 基板接続部 2／5 Ø 子基板接続部 Ø シリアル/IrDA/GPIO ピン Ø CPLD Ø YMU757 Ø CF(1) バッファ無し、TrueIDE 直結 Ø CF(2) バッファ付き ・ KB 子基板２層 Ø 表面に KB Ø 裏面にコントローラ用パターン 量産までの順序は以下のようになります。 (1) 試作基板作成、実装可能かどうかの委託検証 (2) 試作基板による試験 (3) サンプル外装への組込み、試験 (4) 部品輸送(一部)量産基板の一部作成と実装 (5) 量産基板(一部作成したもの)と複製外装(5)による試験 (6) 部品輸送と量産 その後組立、出荷試験、出荷発送となります。 2.3 外装について 以下の手順で作成します。 (1) 削り出しによるサンプル作成と簡易型作成の相談 (2) アルミ板金部品の試作発注 (3) 強度、運搬、外観、操作性、滑り角、組み立て性の確認 (4) 光造形マスターの発注と簡易型作成の相談 (5) 簡易型による複製 (6) 強度、運搬、外観、操作性、滑り角、組み立て性の確認 (7) 必要があれば簡易型の一部修正 (8) 簡易型による量産複製 2.4 組立について 量産基板、ケーブル、電池端子、外装、ネジを組み立てる作業が必要となります。出き ればボランティアの方を募集し、数十単位で分業して組立作業が行えればと考えます。 組立を外注しますとかなりの追加コストが必要となります。 組立後はテスト用の CF を挿して出荷前テストを行った後に出荷用箱入れとなります。 3／5 2.5 製造コスト 基板試作コスト KB 基板 主基板 主基板への ElanSC400 実装※ 輸送費用 合計 ¥8000 ¥50,000 ステンシル×1 含む ¥30,000 リフロー処理のみ依頼 ¥6,000 EMS ¥94,000 ※ 他の部品は手実装とする 基板製造コスト 品目 KB 基板製造 KB 基板実装 主基板製造 主基板実装 輸送コスト(往復) 合計 単価 数量 $2.4 750 $6.2 750 金額 ¥216,000 2 層、9000mm2 ¥150,000 ¥560,000 6 層、9000mm2 ¥250,000 ¥160,000 船便定温ﾐﾆｺﾝﾃﾅ ¥1,336,000 その他所要部品 品目 液晶ケーブル 液晶ケーブル用コネクタ 乾電池端子 ネジ 合計 単価 数量 ¥200 750 ¥270 750 1000 ¥2,000 20 金額 ¥150,000 0.5mm、17 極 ¥202,500 0.5mm、17 極 ¥10,000 1000 個箱 ¥40,000 1000 個箱 ¥402,500 外装試作 光造形サンプル 設計検査委託 アルミ板金 真空注型複製 合計 ¥150,000 ¥80,000 ¥15,000 ¥60,000 ¥305,000 ※ 光造形は精度を上げると比例して製造時間増加→コスト増となる、これは 0.25mm ※ 真空注型複製は通常のシリコン型複製 4／5 外装の製造 品目 複製から外注 (金属粉混合樹脂の簡易型) 単価 数量 金額 ¥640,000 量産単価 アルミ板金 合計 ¥800 ¥230 750 750 低温対応樹脂のため ¥600,000 高価 ¥172,500 首部分に使用 ¥1,412,500 ※ 簡易型 16 万円×4set、1000shot 対応、マスターは支給、型と量産は同一工場の場合 の価格 キーボード用部品 品目 シート印刷＋クリアコート処理 単価 数量 金額 ¥168,000 角丸長方形又は楕円 ¥122,000 形のみ対応 ¥192,000 80key×800 台相当 ¥482,000 樹脂部品型(特定形状専用) 樹脂粒部品 合計 発送 品目 段ボール箱 エアクッション 発送費用 単価 数量 ¥45 750 ¥980 20 ¥420 750 金額 ¥33,750 200×140×130mm ¥19,600 120cm 幅業務サイズ ¥315,000 ゆうパック、地域平均、都 度割引＋指定局差出 合計 ¥368,350 ※ 必要な収納容積：約 3.5 立方メートル、収納は可能 ※ 発送は東京発便と大阪発便に分けることで地域単価が下がるが都度割引率が効かな い(検討中) 総合計 ¥4,400,350 2003/02/11 現在の資金 ¥4,380,000 3 ヶ月経過後の余裕資金予想 約 50 万円 5／5 日置先生によるコメント 内覧会の時の話から整理していただきました。 １ 法的清算を行う場合の見通し 現時点で，継続的な営業を行ってきた会社ではないので，民事再生等は不可能であり， 債権者が多いことなどを考えると，法的整理としては破産による清算しかない。 その場合，会社の実質資産は預金等が４００万円強，それ以外の資産は管財人が換価処 分することになるが，部品類はほとんど換価は難しくせいぜい１００万円程度と見込まれ る。個人の資産３００万円をあわせても資産は約８００万円程度である。 これに対し，破産申立費用が個人，法人併せて１００万円，裁判所予納金が１５０万円 かかり，管財人報酬も必要となるので，配当に回る金額は４００万円程度と見込まれる。 これは前受金６１５３７８００円の６．５％程度である。 前受金以外には債権はないので，送料等をのぞけば，おおよそ上記割合による弁済が見 込まれる。 この場合，在庫は管財人により処分されるので，計画の一切は消滅する。 なお，在庫を買い取り開発資金を拠出するという有志がいれば，管財人から在庫を買い 上げて，開発を継続することは可能である。 ２ 任意整理案 任意整理の前提は，完成の見通しを考えると，多少時間がかかろうとも製品が完成する ならそれをほしいと思う予約者が相当多数いる，と言うことが前提である。 現時点までの計画の進展具合，今後の作業を冷静に検討すると，製品が確実にある時期 までに完成することは保証できない。 しかしながら，このプロジェクトがそもそも完成するか否かリスクがある中で始まった ものだと考え，完成するまで待つ，完成しなければ仕方ないと考える予約者が多いなら， その気持ちは大切にしたいと思います。 他方で，すでに待ちきれない，解約したいという方も相当数になることが予想されます。 そこで，①解約返金希望者には法的整理よりは有利な返金ができる②一応残った資金で 開発を継続，完成の見込みがある，この場合開発が失敗したら債権は放棄しても良い の ２点を満たす提案を多くの方が支持していただけるのであれば，任意整理による解決が選 択可能と考えられます。 上記の条件のために①今後の完成までの開発資金として現在の会社資金の４００万円を 見込む②その場合，返金に充てられる資金は佐川個人資産から当面の生活費，任意整理費 用を考慮して２００万円が上限となります。 上記法的整理の配当割合をある程度上回る２０％の配当を想定すると，返金希望者が１ ００人程度までに収まることが必要となる。 他方で，この場合開発に失敗してもその時点ではもはや法的整理の費用もないこととな る。 そこで， ①返金希望者は２０％以上の返金が受けられれば，残額の請求を放棄する ②開発希望者は，将来失敗した場合，請求を全額放棄する （完成した場合にのみ製品を受け取れます） ③返金希望者が１００名以下に収まる ④ほとんどの予約者がいずれかの整理案で同意いただく という条件が満たされた場合に限り，任意整理を進めることとします。 1 2 3 POWER A KBDCOL[0..7] KBDCOL7 KBDCOL6 KBDCOL5 KBDCOL4 KBDCOL3 KBDCOL2 KBDCOL1 KBDCOL0 B KBDROW[0..13] D LCDD[0..7] LCDD[0..7] LCDD7 LCDD6 LCDD5 LCDD4 LCDD3 LCDD2 LCDD1 LCDD0 E XCIO[0..23] F G H VCCA RESET RSTDRVL VCCA RESET RSTDRV RSTDRV SUSPDSL ADCOUT SUS/RES ADCCLK ADCCS power2.sch Gnd BL1 BL2 BBATSEN SUSPDSL XTAL 32KXTAL1 32KXTAL2 LFHS LFLS LFVID LFINT VCCA VCC3 KBDCOL[0..7] KBDROW[0..13] LCDD[0..7] LCDD[0..7] LCDM LCDM LCDLC LCDSCK LCDFRM LCDLVEE LCDLVDD VCC3 LEDON XTAL KBDCOL[0..7] KBDROW[0..13] LCDSCK LCDLC LCDFRM LCDLVEE LCDLVDD MA[0..11] MD[0..15] MWE CASH0 CASL0 CASH1 CASL1 RAS0 RAS1 VCC3 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 VCC3 1 CONN20 SOUT SIN RIN DSR DCD CTS RTS DTR GPIO_CS22 GPIO_CS21 GPIO_20 GPIO_CS17 GPIO_CS18 GPIO_CS15 GPIO_CS10 SIRIN SIROUT Gnd CPU2.sch 7 MA[0..11] MA[0..11] MD[0..15] MWE CASH0 CASL0 CASH1 CASL1 RAS0 RAS1 ROM SD[0..15] SA[0..25] VCC3 MA0 MA1 MA2 MA3 MA4 MA5 MA6 MA7 MA8 MA9 MA10 MA11 8 MA[0..11] ROMRD RAM.sch ROMWE ROMWE ROMCS0 RSTDRVL VCC3 RSTDRVL VCC3 SA[0..25] ROM2.SCH SD[0..15] SA[0..25] ROMRD ROMWE ROMCS0 IOR IOW MEMR MEMW SD[0..15] SA[0..25] ROMRD ROMWE ROMCS0 IOR MEMR XC95_ETC SD[0..15] SA[0..25] IOR IOW MEMR MEMW IOW MEMW CLKOUT GPIO_CS5 GPIO_CS6 GPIO_CS7 GPIO_CS8 CLKOUT GPIO_CS9 GPIO_CS4 GPIO_CS3 GPIO_CS2 GPIO_CS1 LCDM LCDLC LCDSCK LCDFRM LCDLVEE LCDLVDD J1 RS-232C & USER PORT MA[0..11] MD[0..15] MWE CASH0 CASL0 CASH1 CASL1 RAS0 RAS1 KBDCOL[0..7] CLKOUT KBDROW[0..13] GPIO_CS5 GPIO_CS6 GPIO_CS7 GPIO_CS8 GPIO_CS9 GPIO_CS4 GPIO_CS3 GPIO_CS2 LCDD[0..7] GPIO_CS1 VCC3 lcd.sch RAM BL1 BL2 BBATSEN 32KXTAL1 32KXTAL2 LFHS LFLS LFVID LFINT VCCA LEDON VCC3 KEYBOARD 6 GPIO_CS11 SUS/RES GPIO_CS12 GPIO_CS14 kbd.sch LCD XCIO[0..23] XCIO0 XCIO1 XCIO2 XCIO3 XCIO4 XCIO5 XCIO6 XCIO7 XCIO8 XCIO9 XCIO10 XCIO11 XCIO12 XCIO13 XCIO14 XCIO15 XCIO16 XCIO17 XCIO18 XCIO19 XCIO20 XCIO21 XCIO22 XCIO23 VCC3 VCCCPU VCCCPU BL1 BL2 BBATSEN KBDROW13 KBDROW12 KBDROW11 KBDROW10 KBDROW9 KBDROW8 KBDROW7 KBDROW6 KBDROW5 KBDROW4 KBDROW3 KBDROW2 KBDROW1 KBDROW0 C VCCA RESET RSTDRV RSTDRVL SUSPDSL VCC3 ACIN KBDROW[0..13] 5 CPU VCC3 VCCCPU KBDCOL[0..7] 4 GPIO_CS9 GPIO_CS4 GPIO_CS3 GPIO_CS2 GPIO_CS1 VCC3 CF PCMWE PCMOE RDYA RDYB RSTA RSTB CDA CDB PCMVCCA PCMVCCB MCEHA MCELA MCEHB MCELB PCMWE RDYA RSTA CDA PCMVCCA MCEHA MCEHB PCMOE RDYB RSTB CDB PCMVCCB MCELA MCELB VCC3 WPA WPB WAIT_AB SD[0..15] SA[0..25] PCMWE PCMOE RDYA RDYB RSTA RSTB CDA CDB PCMVCCA PCMVCCB MCEHA MCELA MCEHB MCELB VCC3 XCPOWER YMUCLK XCIO[0..23] YMUIRQ SCLK SYNC SDIN XC95ETC2.SCH SA0 SA1 SA2 SA3 SA4 SA5 SA6 SA7 SA8 SA9 SA10 SA11 SA12 SA13 SA14 SA15 SA16 SA17 SA18 SA19 SA20 SA21 SA22 SA23 SA24 SA25 SA[0..25] XC95Sub XCIO[0..23] VCC3 RSTDRVL GPIO_CS5 GPIO_CS6 GPIO_CS7 GPIO_CS8 XCPOWER YMUCLK XCIO[0..23] YMUIRQ SCLK SYNC SDIN VCC3 RSTDRVL GPIO_CS5 GPIO_CS6 GPIO_CS7 GPIO_CS8 XC95Sub VCC3 WPA WPB WAIT_AB IOR IOW REGA REGB REGA REGB BVD1A BVD2A BVD1B BVD2B BVD1A BVD2A BVD1B BVD2B CF4.SCH Morphy ONE Project protected under GPL Toyozou PXW07530@nifty.ne.jp B MEMW GPIO_CS6 GPIO_CS7 GPIO_CS8 GPIO_CS9 GPIO_CS10 GPIO_CS11 GPIO_CS12 SA0 T20 SA1 P19 SA2 R20 SA3 N18 SA4 P20 SA5 N19 SA6 N20 SA7 M18 M20 SA8 L19 SA9 SA10 L18 SA11 L20 SA12 K20 SA13 K19 SA14 J20 SA15 K18 SA16 K17 SA17 J19 SA18 H20 SA19 J18 SA20 H19 SA21 G20 SA22 G19 SA23 H18 SA24 F20 SA25 H17 SA[0..25] C 32KXTAL1 32KXTAL1 32KXTAL2 32KXTAL2 LFHS LFHS LFLS LFLS LFVID LFVID LFINT LFINT GPIO_19 GPIO_19 D MD0 B10 MD1 A10 C9 MD2 B9 MD3 A9 MD4 B8 MD5 C8 MD6 A7 MD7 B7 MD8 A6 MD9 MD10 C7 MD11 B6 MD12 A5 MD13 C6 MD14 B5 MD15 A4 MD[0..15] E SD[0..15] F CLKOUT ACIN G CLKOUT ACIN BL1 BL1 BL2 BL2 BBATSEN BBATSEN GPIO_CS4 GPIO_CS2 G3 F2 H3 G2 F1 H2 G1 J2 K3 K2 J1 K1 L1 L2 N1 L3 ROMRD ROMCS0 VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS Y1 Y16 W6 W7 A8 A13 A18 B1 K4 L4 M4 N4 P4 R4 T4 B4 B16 E1 E17 G17 H1 J3 J17 L17 M1 M17 M19 N17 P17 P18 T1 U18 V13 W9 PCMWE VCCA SC400 SA0 SA1 SA2 SA3 SA4 SA5 SA6 SA7 SA8 SA9 SA10 SA11 SA12 SA13 SA14 SA15 SA16 SA17 SA18 SA19 SA20 SA21 SA22 SA23 SA24 SA25 7 SD0 SD1 SD2 SD3 SD4 SD5 SD6 SD7 SD8 SD9 SD10 SD11 SD12 SD13 SD14 SD15 ROMWE 8 MCELA GPIO_CS14 GPIO_20 PCMB_VCC_GPIO16 PCMB_VPP1_GPIO17 PCMB_VPP2_GPIO18 PPDWE_GPIO21 PPOEN_GPIO22 WP_B_GPIO23 BVD2_B_GPIO24 BVD1_B_GPIO25 RDYB_GPIO26 CDB_GPIO27 REGB_GPIO28 RSTB_GPIO29 MCEHB MCELB KBDCOL0 KBDCOL1 KBDCOL2 KBDCOL3 KBDCOL4 KBDCOL5 KBDCOL6 KBDCOL7 KBDROW0 KBDROW1 KBDROW2 KBDROW3 KBDROW4 KBDROW5 KBDROW6 KBDROW7 KBDROW8 KBDROW9 KBDLOW10 KBDROW11 KBDROW12 KBDROW13 KBDROW14 LCDD0 LCDD1 LCDD2 LCDD3 LCDD4 LCDD5 LCDD6 LCDD7 M LC SCK FRM LVEE LVDD CASH0 CASL0 CASH1 CASL1 RAS0 RAS1 MWE SPKR GPIO_CS1 Gnd PCMVCCA W GPIO_CS15 C R U1 D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 D11 D12 D13 D14 D15 GPIO_CS3 ROMWE H SD0 SD1 SD2 SD3 SD4 SD5 SD6 SD7 SD8 SD9 SD10 SD11 SD12 SD13 SD14 SD15 RESET RSTDRV IOR IOW MEMR MEMW IOCS16_GPIO_CS5 IOCHRDY_GPIO_CS6 PIRQ1_GPIO_CS7 PIRQ0_GPIO_CS8 TC_GPIO_CS9 AEN_GPIO_CS10 PDACK0_GPIO_CS11 PDRQ0_GPIO_CS12 VCCPCM VCCPCM2 VCCANALOG VCCRTC IOW MEMR GPIO_CS5 Y7 V12 U20 R19 W20 T18 W19 V18 Y19 W18 Y18 V17 W17 Y17 RSTDRV 6 PCMOE VCC VCC VCC VCC VCCCPU VCCCPU VCCCPU VCCCPU VCCCPU VCCCPU VCCCPU VCCMEM VCCMEM VCCMEM VCCMEM VCCMEM VCCMEM VCCBUS VCCBUS VCCBUS VCCBUS VCCSYS VCCSYS VCCSYS VCCSYS VCCSYS VCCSYS VCCLCD VCCLCD VCCSER N12 N13 R17 T17 U5 U6 U7 U8 U9 U10 U11 U12 U13 U14 U15 U16 U17 Gnd 1 IOR 5 VCCA MK RESET VCC3 4 VCC3 C4 D17 GPIO_CS4 C18 GPIO_CS3 GPIO_CS2 V20 U19 ROMRD R18 ROMWR T19 ROMCS0 ROMCS1 ACIN W12 CLKOUT W14 ACIN Y13 BL0 BL1 BL2 W13 BL1 GPIO_19 V14 BL2 BBATSEN V6 GPIO_19 V7 BBATSEN Y11 SPKR BNDSCEN 32KXTAL1 Y6 32KXTAL2 Y4 32KXTAL1 V5 32KXTAL2 LFHS W4 LFHS LFLS W5 LFLS LFVID Y3 LFVID LFINT LFINT D4 D5 VSS D6 VSS D7 VSS D8 VSS D9 VSS D10 VSS D11 VSS D12 VSS E4 VSS F4 VSS G4 VSS H4 VSS H8 VSS H9 VSS H10 VSS H11 VSS H12 VSS H13 VSS J4 VSS J8 VSS J9 VSS J10 VSS J11 VSS J12 VSS J13 VSS K8 VSS K9 VSS K10 VSS K11 VSS K12 VSS K13 VSS L8 VSS L9 VSS L10 VSS L11 VSS L12 VSS L13 VSS M8 VSS M9 VSS M10 VSS M11 VSS M12 VSS M13 VSS N8 VSS N9 VSS N10 VSS N11 VSS Y5 VSS VSSANALOG Y20 V19 SCL_GPIO_CS1 V8 SDA_GPIO_CS0 Y9 SIROUT SIRIN RIN V11 DSR W10 RIN SIN W11 DSR SOUT Y10 SIN CTS V10 SOUT RTS W8 CTS DCD V9 RTS DTR Y8 DCD DTR A 3 MA0 MA1 MA2 MA3 MA4 MA5 MA6 MA7 MA8 MA9 MA10 MA11 R V15 W15 Y14 V3 T3 U4 U3 U2 W2 V4 Y2 W3 W1 V2 GPIO_CS17 RE GPIO_CS22 BVD1 CDB RSTB MCELB E2 D1 A2 B3 C3 A1 B2 C5 B19 D16 C17 B18 D15 C16 B17 D3 C2 E3 D2 C1 F3 A3 Y12 KBDCOL0 KBDCOL1 KBDCOL2 KBDCOL3 KBDCOL4 KBDCOL5 KBDCOL6 KBDCOL7 KBDROW0 KBDROW1 KBDROW2 KBDROW3 KBDROW4 KBDROW5 KBDROW6 KBDROW7 KBDROW8 KBDROW9 KBDROW10 KBDROW11 KBDROW12 KBDROW13 B20 C19 D18 C20 D19 E18 F17 D20 F18 E20 F19 E19 A20 A19 LCDD0 LCDD1 LCDD2 LCDD3 LCDD4 LCDD5 LCDD6 LCDD7 RDYB BVD1 MCEHB BVD2 KBDCOL[0..7] KBDROW[0..1 RIN DS SIN SO DC LCDD[0..7] LCDM LCDSCK LCDLVEE CASH0 CASH1 RAS0 MWE MA0 MA1 MA2 MA3 MA4 MA5 MA6 MA7 MA8 MA9 MA10 MA11 LCDLC LCDFRM LCDLVDD CASL0 CASL1 RAS1 MA[0..11] protected under GPL Toyozou PXW07530@nifty.ne.jp MK SUSPDSL SIROUT CTS RTS DT Morphy ONE Project MK4 SIRIN BVD2 REGB SUS/RES D13 B15 A17 C14 C15 D14 A11 C10 B11 A12 B12 C11 A14 B13 C12 A15 B14 C13 A16 WA GPIO_CS18 WPB BVD2B BVD1B MC PCMVCCB GPIO_CS21 1 MK3 VCCCPU M3 N2 P1 R2 CDA P3 RDYA V1 BVD1A R3 BVD2A T2 WPA U1 WAIT_AB R1 RSTA M2 REGA N3 MCEHA P2 V16 W16 Y15 G18 2 ICDIR PCMWE PCMOE CDA RDYA BVD1A BVD2A WP_A WAIT_AB RSTA REGA MCEHA MCELA PCMA_VCC_GPIO13 PCMA_VPP1_GPIO14 PCMA_VPP2_GPIO15 CDA2_GPIO20 1 1 2 3 4 5 6 7 A B VCC3 C 1 2 3 LCDLVDD LCDLVEE U19 A VCC B GND Y 5 J4 4 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 1G32 LCDM Gnd LCDFRM D LCDLC LCDSCK LCDD0 LCDD1 LCDD2 LCDD3 LCDD4 LCDD5 LCDD6 LCDD7 LCDD[0..7] 2 V 1M 1 VR1 R1 R2 3 E Gnd 52931-2790 molex M52931-27 Rvar POZ2 murata F 1 22 22 1 CPU CF Child Board Child Board CF G keyboard side of main board H under(parts) side of main board Morphy ONE Project protected under GPL Toyozou PXW07530@nifty.ne.jp 8 1 2 3 4 5 6 7 J5 SA0 SA1 SA2 SA3 SA4 SA5 SA6 SA7 SA8 SA9 SA10 SA11 SA12 SA13 SA14 SA15 SA16 SA17 SA18 SA19 SA20 SA21 SA22 SA23 SD0 SD1 SD2 SD3 SD4 SD5 SD6 SD7 SD8 SD9 SD10 SD11 SD12 SD13 SD14 SD15 SA[0..25] B SD[0..15] D 80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49 48 47 46 45 44 43 42 41 SA25 SA24 PCMAVCC PCMBVCC molex 53475-0809 5mm stack height header GPIO_CS17 MCEHA U25 GND A1VPP A0VPP 12INA VPPA VX VCCA VX VCCB VX VPPB 12INB B0VPP B1VPP VL A0VCC A1VCC CODE VCCA VY VCCA VY VCCB VY VCCB FAULT B1VCC B0VCC WPA BVD2B PCMRSTA PCMRSTB WAIT_A WAIT_B VCC3 IOR PCMOE R24 R23 IOW 10 K 10 K PCMWE U26 PCMBVCC PCMAVCC WAIT_A WAIT_B 1 2 3 Gnd A VCC B GND Y 5 4 WAIT_AB 1G08 Gnd R18 10 K PCMVCCA PCMVCCB Gnd R22 R21 U24 1OE VCC 1A 4OE 1Y 4A 2OE 4Y 2A 3OE 2Y 3A GND 3Y C30 Gnd PCMRSTB PCMRSTA 14 13 12 11 10 9 8 VCC3 126A H Gnd C31 0.47 uF 0.47 uF Gnd 10 K 10 K RSTB CDB BVD2A BVD1B 28 27 26 25 24 23 22 21 20 19 18 17 16 15 1 2 3 4 5 6 7 CDA WPB BVD1A MAX1603 Gnd R1947 R2047 1 VCC3 F RSTA REGB PCMBVCC PCMAVCC 1 2 3 4 5 6 7 8 9 10 11 12 13 14 G RDYB REGA 1 VCC3 MCELB RDYA M53475-0809 E MCELA MCEHB 2 C 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 2 A Morphy ONE Project protected under GPL Toyozou PXW07530@nifty.ne.jp 8 1 2 3 C53 C51 0.01 uF 0.01C50 uF C52 0.01 uF 0.01U22 uF A 1 2 3 4 GPIO_CS5 GPIO_CS6 GPIO_CS7 GPIO_CS10 XCIO4 XCIO5 XCIO6 XCIO7 C 1 2 3 4 Network Register Rohm MNR-04 10k 1 2 3 4 E 1 2 3 4 1 2 3 4 8 7 6 5 VCC3 VCC3 8 7 6 5 C73 C71 0.01 uF 0.01C70 uF C72 0.01 uF 0.01U27 uF 8 7 6 5 1 2 3 4 8 7 6 5 MNR04 8 7 6 5 C78 R38 0.01 uF MNR04 RSTDRVL 1 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 with PIN ( far from USER PORT) XCPOWER : ON/OFF VCC3 : ALWAYS ON MOLEX 53748-0404 CONN40 Gnd 10 K GPIO_CS22 J9 HK-2-S MNR04 C77 C75 0.01 uF 0.01C74 uF C76 0.01 uF 0.01U28 uF XCIO20 XCIO21 XCIO22 XCIO23 TP1 C65 C63 0.01 uF 0.01C62 uF C64 0.01 uF 0.01U25 uF 8 7 6 5 LAND only. ( near to USER PORT) HK-2-S XCPOWER MNR04 MNR04 XCIO16 XCIO17 XCIO18 XCIO19 D 1 2 3 4 C69 C67 0.01 uF 0.01C66 uF C68 0.01 uF 0.01U26 uF XCIO12 XCIO13 XCIO14 XCIO15 7 TP2 C57 C55 0.01 uF 0.01C54 uF C56 0.01 uF 0.01U23 uF 8 7 6 5 MNR04 XCIO8 XCIO9 XCIO10 XCIO11 6 XCPOWER C61 C59 0.01 uF 0.01C58 uF C60 0.01 uF 0.01U24 uF B 5 1 MNR04 XCIO0 XCIO1 XCIO2 XCIO3 XCIO[0..23] 4 0.01 uF (AC through) MIXIN YMUCLK F 10 k (DC Corision Guard) HI -> <- Low U21 VCC3 VCC3 SDIN 1 2 3 4 5 6 7 8 9 10 SYNC SCLK C45 0.1 uF G C81 C43 0.1 uF 220 pF R37 R36 DVDD CLK_I SDIN IRQ SYNC TESTO SCLK RST AVSS TESTI VREF DVSS HPOUT SPVSS EQ1 SPOUT2 EQ2 SPOUT1 EQ3 AVDD Warning! too many current can't be supplied 20 19 18 17 16 15 14 13 12 11 YAMAHA YMU757 10 K YMUIRQ 1 2 3 4 1 2 JP2 SPKR PULSE Gnd 0.1 uF HHP-2T MIXIN H C46 10 pF Gnd C79 C80 C82 R39 0.1 uF 33 K 0.1 uF 100 K 0.1 uF 100 K R40 R41 Gnd (TO SPEAKER & HeadPhone) MOLEX 53261-0490 R MCR-01 Rohm C GRM-33 murata L LQH1C1R0M04 murata 1 C44 33 K When Child Board NOT used CONN04 Gnd 33 K R35 VCC3 J10 C48 4.7 uF C47 0.1 uF L3 2 VCC3 1 uH C49 4.7 uF Morphy ONE Project protected under GPL Toyozou PXW07530@nifty.ne.jp 8 1 2 3 4 5 6 7 A VCC3 1 2 3 4 1 GPIO_CS9 10 K B D D D D 8 7 6 5 XCPOWER SI9435DY 2 MEMR MEMW IOR YMUCLK is 2MHz VCC3 is Always ON. XCPOWER can be on/off by GPIO9. IOW XCIO2 XCIO3 XCIO4 XCIO5 XCIO6 XCIO7 Connector for JTAG programming E GPIO_CS1 TCK GPIO_CS2 TMS GPIO_CS3 TDI GPIO_CS4 1 2 3 4 5 6 TDO J6 CONN06 VCC3 XCIO11 XCIO12 XCIO13 XCIO14 XCIO15 XCIO16 XCIO17 XCIO18 XCIO19 GND TMS VCC3 CLK8MHZ GND PZ3128AS12BP U16 IO GND TDO IO IO IO IO IO IO VDD IO IO IO TCK IO IO GND IO IO IO IO IO IO IO VDD 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51 GND TDO VCC3 TCK GND VCC3 SA18 SA17 SA16 SA15 SA14 SA13 SA12 SA11 SA10 SA9 XCPOWER XCPOWER YMUCLK YMUCLK SDIN SDIN SYNC SYNC SCLK SCLK YMUIRQ YMUIRQ SA8 SA7 SA6 SA5 SA4 SA3 SA2 SA1 SA0 XCIO[0..23] 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 GND XCIO8 XCIO9 XCIO10 VCC3 TDI IO IO VDD TDI IO IO IO IO IO IO GND IO IO IO TMS IO IO VDD IO IO IO IO IO IO IO GND IO IO IO IO IO IO IO VDD IO IO IO GND VDD IO IO IO GND IO IO IO IO IO IO IO D 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 IO IO IO IO IO GND IO IO IO VDD IN3 IN1 IN2 CLK0 GND IO IO IO VDD IO IO IO IO IO IO 100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81 80 79 78 77 76 VCC3 YMUCLK YMUIRQ SCLK SYNC SDIN GND C XCIO0 XCIO1 Gnd SA[0..25] SA25 VCC3 SA24 SA23 SA22 SA21 SA20 SA19 CLKOUT F R17 U17 S S S G SD[0..15] GND SD9 SD10 SD11 SD12 SD13 SD14 SD15 GND VCC3 SD6 SD7 SD8 G H VCC3 XCIO20 XCIO21 XCIO22 XCIO23 SD0 SD1 SD2 Gnd SD3 SD4 SD5 GND GND Morphy ONE Project protected under GPL Toyozou PXW07530@nifty.ne.jp 8 1 2 3 4 5 6 7 A SD[0..15] VCC3 VCC3 VCC3 ROHM MCR-03 1608 10 K SA[0..25] C ROMWE ROMCS0 11 12 14 28 26 RSTDRVL ROMRD 9 10 A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 28F160C3 DQ15 DQ14 DQ13 DQ12 DQ11 DQ10 DQ9 DQ8 DQ7 DQ6 DQ5 DQ4 DQ3 DQ2 DQ1 DQ0 U? 8 7 6 5 MNR04 45 43 41 39 36 34 32 30 44 42 40 38 35 33 31 29 SD15 SD14 SD13 SD12 SD11 SD10 SD9 SD8 SD7 SD6 SD5 SD4 SD3 SD2 SD1 SD0 SD11 SD10 SD9 SD8 1 2 3 4 SD7 SD6 SD5 SD4 1 2 3 4 U? 8 7 6 5 U?MNR04 8 7 6 5 MNR04 SD3 SD2 SD1 SD0 1 2 3 4 U? 8 7 6 5 MNR04 WE RP WP OE CE NC NC 27 46 SA21 E 15 16 17 48 1 2 3 4 5 6 7 8 18 19 20 21 22 23 24 25 U4 1 2 3 4 GND SA20 SA19 SA18 SA17 SA16 SA15 SA14 SA13 SA12 SA11 SA10 SA9 SA8 SA7 SA6 SA5 SA4 SA3 SA2 SA1 VPP VCC VCCQ 13 37 47 B D SD15 SD14 SD13 SD12 R2 A21 is for future, ex: 4MB Flash for picoBSD from Intel Datasheet: "NO CONNECT: Pin may be driven or left floating." Gnd INTEL 16Mbit FLASH ROM F Morphy ONE Project G H protected under GPL Toyozou PXW07530@nifty.ne.jp 8 1 2 3 4 5 6 7 A MD[0..15] ROHM MCR-03 1608 MA[0..11] MA[0..11] VCC3 C MURATA GRM-39 1608 C1 C2 0.47 uF 0.47 uF D 32 31 30 29 28 27 24 23 22 21 20 19 13 14 38 37 36 35 15 16 17 18 Gnd 33 34 11 40 E A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 WE RAS LCAS UCAS OE NC NC NC NC NC CASH0 RAS0 RAS1 RAS1 CASL0 CASL1 CASL1 CASH1 MA11 MA10 MA9 MA8 MA7 MA6 MA5 MA4 MA3 MA2 MA1 MA0 32 31 30 29 28 27 24 23 22 21 20 19 13 14 38 37 36 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 WE RAS LCAS UCAS OE H MD15 MD14 MD13 MD12 MD11 MD10 MD9 MD8 MD7 MD6 MD5 MD4 MD3 MD2 MD1 MD0 R1 10 K MA1 MA1, is USED FOR CFG1, ON BOOT CFG3,1,0 0,1,0 ROM16bit / RAM16bit CFG2 = 0 ROMCS0 is ROMCS0 NC NC NC NC NC NC NC NC NC HM5113165FLTD MWE CASH0 CASH1 Gnd G 49 48 47 46 44 43 42 41 10 9 8 7 5 4 3 2 26 39 45 50 VSS VSS VSS VSS CASL0 RAS0 MD15 MD14 MD13 MD12 MD11 MD10 MD9 MD8 MD7 MD6 MD5 MD4 MD3 MD2 MD1 MD0 33 34 11 40 NC NC NC NC 26 39 45 50 MWE 49 48 47 46 44 43 42 41 10 9 8 7 5 4 3 2 35 15 16 17 18 HM5113165FLTD F VCC3 VSS VSS VSS VSS MA11 MA10 MA9 MA8 MA7 MA6 MA5 MA4 MA3 MA2 MA1 MA0 U3 VCC VCC VCC VCC VCC VCC VCC VCC 1 6 12 25 U2 1 6 12 25 B Morphy ONE Project protected under GPL Toyozou PXW07530@nifty.ne.jp 8 1 A 2 3 4 5 6 7 8 KBDCOL[0..7] KBDCOL0 1 3 1 3 SW31 2 4 1 3 SW69 2 4 1 3 1 3 SW32 2 4 SW70 2 4 SW33 2 4 1 3 SW35 2 4 1 3 SW71 2 4 1 3 2 4 E 1 3 SW61 2 4 1 3 SW36 2 4 SW72 2 4 1 3 SW13 2 4 1 3 SW37 2 4 1 3 SW39 2 4 1 3 SW73 2 4 1 3 2 4 SW62 2 4 SW53 2 4 1 3 2 4 SW38 2 4 2 4 1 3 SKQG 1 3 SW17 2 4 1 3 SW40 2 4 1 3 SW18 2 4 1 3 SKQG SW41 2 4 SW19 2 4 1 3 SKQG 1 3 SW21 2 4 SKQG SW42 2 4 2 4 1 3 SKQG 1 3 SKQG 1 3 SW20 SW22 2 4 SKQG SW43 2 4 2 4 1 3 SKQG 1 3 SKQG 1 3 SW23 SW25 2 4 SKQG SW44 2 4 2 4 1 3 SKQG 1 3 SKQG 1 3 SW24 SW26 2 4 SKQG SW45 2 4 2 4 ABCDEFGHIJKLM SKQG 1 3 SKQG 1 3 SW27 SW28 2 4 NOPQRSTUVWXYZ NON FUNCTIONAL KEYS(a-z,0-9, etc) SKQG 1 3 SKQG SW46 2 4 0123456789 / * - SKQG += . , 2 4 SW74 2 4 1 3 SW75 2 4 1 3 SKQG SW49 2 4 2 4 SW76 2 4 SW77 2 4 1 3 SKQG SW50 2 4 SW64 2 4 SW55 2 4 1 3 2 4 1 3 SW79 2 4 1 3 SKQG : SW51 2 4 SW65 2 4 1 3 SW56 2 4 SKQG SW52 2 4 SW66 2 4 SW57 2 4 1 3 SW82 2 4 HOME, END, UP, DOWN, LEFT, RIGHT,SFT(R) SKQG SW67 2 4 SW60 2 4 SPL, PGU, PGD, DEL, BS, ESC, TAB 2 4 SKQG KBDROW2 ENTR 1 3 SW58 2 4 SKQG KBDROW11 1 3 SKQG SW84 KBDCOL7 SKQG 1 3 SKQG . ( between "," and "FN" ) KBDCOL3 1 3 1 3 SKQG 1 3 F1- F10, AP1, AP2 2 4 SKQG 1 3 SKQG SW81 SKQG SKQG 1 3 1 3 SKQG SW78 SKQG SKQG SKQG 1 3 1 3 SKQG 1 3 1 3 SKQG SKQG 1 3 SW68 SW63 2 4 2 4 SKQG SKQG SW54 SW16 SKQG SKQG SKQG 1 3 1 3 1 3 KBDROW3 SW14 SW15 SKQG SKQG SW48 1 3 SKQG SKQG 1 3 2 4 SKQG SKQG 1 3 SW12 SKQG SKQG SKQG KBDROW1 2 4 SKQG 1 3 F SW34 2 4 SKQG SKQG 1 3 1 3 SKQG 1 3 SKQG SKQG SW47 2 4 SKQG SKQG 1 3 SW10 SW11 SKQG SKQG SKQG KBDCOL6 KBDROW0 1 3 SKQG SKQG 1 3 KBDCOL7 1 3 SKQG SKQG KBDCOL5 2 4 2 4 SKQG SKQG SKQG SKQG KBDCOL4 SW30 SW9 1 3 KBDCOL7 SW83 2 4 SKQG KBDROW13 SKQG SKQG KBDCOL3 1 3 2 4 KBDROW12 2 4 SKQG SW8 KBDROW11 SW29 2 4 1 3 KBDROW10 1 3 SW6 2 4 KBDROW9 1 3 SW7 KBDROW8 SKQG SKQG KBDCOL2 1 3 KBDROW7 2 4 2 4 KBDROW6 SW5 SW4 KBDROW5 1 3 D 1 3 SKQG KBDCOL1 C 2 4 KBDROW2 B SW3 KBDROW4 1 3 SPC 1 3 SW80 2 4 SKQG CTL, ALT,FN(L), SPC, SFT(L), ENTER, FN(R) KBDROW7 KBDCOL7 SPC 1 3 SW59 2 4 SKQG KBDROW7 G Morphy ONE Project KBDROW[0..13] H protected under GPL Toyozou PXW07530@nifty.ne.jp 1 2 3 4 5 6 7 A B Future Connector for Front Light ANALOG SWITCH FOR LED 1 LEDON R32 10 K LEDON = High then ON 1 2 3 4 S1 G1 S2 G2 D1 D1 D2 D2 8 7 6 5 Si5905DC 1 2 White LED TO BE DEFINED CONN02 Gnd 2 C J10 U22 VCC3 CCFL TUBE SUCH AS... USHIO UFL26100CCS103 0.31W MOLEX 53261-0290 Gnd R MCR-01 Rohm C GRM-33 murata D 22 pF 1 1 2 1 R30 1 pF 4.7 K R31 4.7 K 2 4.7 K 1 2 1 R29 C52 2 33 pF 2 1 2 1 4.7 K C53 10 pF 2 2 2 R28 C51 0.47 uF C50 2 15 pF E 0.47 uF C48 2 1 2 1 0.33 uF C46 C49 1 C47 1 1 VCCA LFHS LFVID LFLS 32KXTAL1 Morphy ONE Project 32.768 K 2 1 H protected under GPL Toyozou PXW07530@nifty.ne.jp Y1 X1 X2 4 G LFINT 3 F 32KXTAL2 EPSON MC206 Gnd 8 2 3 Raychem 45/32 SMD A 1 3V NORMAL EXT POWER 2 1 miniSMDC150 5 500 K 1 SKQG-1.568N 2 SUS/RES C4 2 Gnd REF=1.25V FBLDO=2.7V 1 Rvar=80 K AAV VSTEP E 1 2 3 4 SUSPDSL 1 R11 100 K U5 VDD SCLK AIN CS SHDN DOUT REF GND 8 7 6 5 ADCCS 1 C3 4.7 uF 2 2 2 MAX6328UR22-T VCC3 U8 1 2 3 4 OUT BATT VCC RESET BATTON CEOUT GND CEIN Gnd 8 7 6 5 1 2 3 4 2 1 uF S1 G1 S2 G2 D1 D1 D2 D2 1 1 2 0.1 uF 1 2 3 4 VLDO 2 1 2 C34 Gnd 1 uF 0.1 uF VSTEP 0.1 uF C17 1 C16 0.1 uF C18 0.1 uF 2 0.1 uF 1 C15 2 1 uF 1 C14 2 1 uF 1 C13 2 1 uF 1 C12 2 4.7 uF 1 C11 2 4.7 uF 1 C10 2 4.7 uF 1 C9 2 10 uF 1 C8 2 10 uF 1 C7 2 2 2 10 uF 1 1 C6 2 82 uF 2 2 Gnd 1 1 1 Gnd C31 U12 OUT BATT VCC RESET BATTON CEOUT GND CEIN MAX795 VCCA PLL S1 A B C 3 CPU 2.7V VCCCPU ESD10621 8 7 6 5 VCC3 or VLDO CPU VOLTAGE SELECT 3.3V for 66MHz Operation Gnd Morphy ONE Project protected under GPL Toyozou PXW07530@nifty.ne.jp C23 2 1 uF C22 1 1 1 4.7 uF C21 2 4.7 uF C20 2 C19 1 1 10 uF 2 2 VCC3 C30 2 82 uF 2 C28 1 1 VCCCPU 2 VCCA Gnd 1 2 Gnd G 82 uF 1 uH 8 7 6 5 A/D Converter for AA battery Voltage C29 L2 Si5905DC Gnd R rohm MCR-01 C murata GRM33 L LQH1N1R0K04 murata U14 Gnd 1 uF C+ Panasonic SP-Cap VCC3 1 MAX795 C33 3 BBATSEN VSTEP 4.7 uF GND Vcc RESET 2 0.1 uF CR2032 molex 53261-0290 C32 U6 1 VCC3 VCCA H MAX6328UR23-T C27 C26 MAX1243 F 3 3 AAV Gnd ADCOUT RESET MASTER RESET for CPU MAX6328UR22-T Gnd GND Vcc RESET 2 4 GND Vcc RESET U7 1 5 Gnd CONN02 ADCCLK R15100 K A VCC B GND Y 1 J3 1 2 BL2 SN74AHC1G08 U10 Gnd 1M U13 1 2 3 NOBATT 0.1 uF R8 Gnd 2 4 C24 3 100 K SW2 1.3 M Gnd R1 R2 R16 1M PBRST 1 3 2.2V DETECT GUARD for Hist. R5 SKQG Gnd VR2 0.1 uF 1.568N type 1 uF D1 R7 2 2 4 2 C35 R12 SW1 V 1 3 100 K VLDO 100 K 500 K SUSPDSL REF=1.23V FB=3.3V Rvar=41 K 3 R1 R2 BL1 VCC3 4.7 K VR1 R6 Guard for MAX1243 4.7 K D_SCH_RB521S-30 rohm Gnd 2 Gnd R9 2.3V DETECT VCC3 R14 1 500 K 1 2 AA D R13 1 CONN02 molex 53261-0290 C36 0.33 uF SUSPDSL Gnd Gnd 1 2 RSTDRVL 4.7 K 1 MAX1705 VCC3 2 2 0.33 uF RSTDRVL 8 R10 1 C5 VCC3 4 STEP UP OUTPUT 1.5A VSTEP 16 15 14 13 12 11 10 9 LBP POUT LBN ONA REF ONB TRACK LX GND PGND OUT CLK/SEL FB LBO FBLDO LDO 5 7 SN74AHC1G04 V 1 C U9 1 2 3 4 5 6 7 8 NC VCC A GND Y 6 Gnd 1 Gnd 3 4 2 J2 D2 D_SHT_RB461F 2 4 U11 1 2 3 RSTDRV rohm 2 NC NC COM EXT INT Gnd switch RESET from CPU 68 uF J4 5 2 10 uH C25 LPG3131-0111 B L1 1 4 2 1 2 3 F1 1 1 1 2 3 4 5 6 CF Child Board A J1 molex 53475-0809 5mm stack height header J2 B C D E 7 SA0 SA1 SA2 SA3 SA4 SA5 SA6 SA7 SA8 SA9 SA10 SA11 SA12 SA13 SA14 SA15 SA16 SA17 SA18 SA19 SA20 SA21 SA22 SA23 SD0 SD1 SD2 SD3 SD4 SD5 SD6 SD7 SD8 SD9 SD10 SD11 SD12 SD13 SD14 SD15 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49 48 47 46 45 44 43 42 41 M53475-0809 SA25 SA24 PCMAVCC PCMBVCC GPIO_CS17 MCEHA MCELA MCEHB MCELB RDYA RDYB REGA REGB CDA CDB WPA WPB BVD1A BVD2A BVD1B BVD2B PCMRSTA PCMRSTB WAIT_A WAIT_B IOR IOW PCMOE PCMWE PCMBVCC PCMAVCC Gnd TP18HH1 TP19HH1 TP20HH1 TP21HH1 TP22HH1 TP23HH1 TP24HH1 TP25HH1 TP26HH1 TP27HH1 TP28HH1 1 TP29HH1 TP30HH1 TP31HH1 TP32HH1 TP33HH1 TP34HH1 TP35HH1 TP36HH1 TP37HH1 TP38HH1 TP39HH1 TP40HH1 1 Gnd SD3 SD4 SD5 SD6 SD7 MCEHA SA10 1 1 1 PCMOE 1 1 1 1 1 1 1 1 SA9 SA8 SA7 PCMAVCC SA6 SA5 SA4 SA3 SA2 SA1 SA0 SD0 SD1 SD2 WPA CDA 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 GND D3 D4 D5 D6 D7 CE1 A10 OE A9 A8 A7 VDD A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 WP CD1 GND D10 D9 D8 BVD1 BVD2 REG INPACK WAIT RESET VS2 CSEL VDD RDY/BUSY WE IOWR IORD VS1 CE2 D15 D14 D13 D12 D11 CD2 CF-MA_R 1 50 49 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 TP17 HH1 SD10 SD9 SD8 1 1 1 REGA 1 WAIT_A PCMRSTA 1 1 PCMAVCC RDYA IOW IOR MCELA SD15 SD14 SD13 SD12 SD11 1 PCMWE 1 1 1 1 1 1 1 1 1 1 1 1 TP1 HH1 TP2 HH1 TP3 HH1 TP4 HH1 TP5 HH1 TP6 HH1 TP7 HH1 TP8 HH1 TP9 HH1 TP10 HH1 TP11 HH1 TP12 HH1 TP13 HH1 TP14 HH1 TP15 HH1 TP16 HH1 1 1 1 1 1 1 1 GPIO_CS17 is future use for DC-DC supply F Morphy ONE Project G protected under GPL Toyozou PXW07530@nifty.ne.jp CSEL is only used at IDE mode (cable select, can be left open). VS1, VS2 is voltage sence. not used because 3.3V only. H INPACK is not used for memory window mode Better to supply CDA = #CD1 or #CD2 8 1 2 3 4 5 6 7 8 PCB marking POWER VCC3 VCCCPU KBDCOL[0..7] KBDCOL[0..7] KBDCOL7 KBDCOL6 KBDCOL5 KBDCOL4 KBDCOL3 KBDCOL2 KBDCOL1 KBDCOL0 B KBDROW13 KBDROW12 KBDROW11 KBDROW10 KBDROW9 KBDROW8 KBDROW7 KBDROW6 KBDROW5 KBDROW4 KBDROW3 KBDROW2 KBDROW1 KBDROW0 LCDD[0..7] D LCDD7 LCDD6 LCDD5 LCDD4 LCDD3 LCDD2 LCDD1 LCDD0 F G XCIO[0..23] XCIO0 XCIO1 XCIO2 XCIO3 XCIO4 XCIO5 XCIO6 XCIO7 XCIO8 XCIO9 XCIO10 XCIO11 XCIO12 XCIO13 XCIO14 XCIO15 XCIO16 XCIO17 XCIO18 XCIO19 XCIO20 XCIO21 XCIO22 XCIO23 VCCA RESET RSTDRV RSTDRVL SUSPDSL RSTDRV RSTDRVL SUSPDSL Gnd BL1 BL2 BBATSEN ADCOUT SUS/RES ADCCLK ADCCS power5.sch SUSPDSL MA[0..11] MD[0..15] MWE CASH0 CASL0 CASH1 CASL1 RAS0 RAS1 XTAL 32KXTAL1 32KXTAL2 LFHS LFLS LFVID LFINT 32KXTAL1 32KXTAL2 LFHS LFLS LFVID LFINT VCCA MA[0..11] MA[0..11] MD[0..15] MWE CASH0 CASL0 CASH1 CASL1 RAS0 RAS1 VCC3 SD[0..15] SA[0..25] VCC3 ROMRD SA[0..25] ROMWE ROMCS0 RSTDRVL VCC3 RSTDRVL VCC3 ROM4.SCH SD[0..15] SA[0..25] ROMRD ROMWE ROMCS0 SD[0..15] SA[0..25] ROMRD ROMWE ROMCS0 XC95_ETC SD[0..15] SA[0..25] IOR IOW IOR IOW KBDCOL[0..7] KBDROW[0..13] LCDD[0..7] LCDD[0..7] LCDM LCDLC LCDSCK LCDFRM LCDLVEE LCDLVDD LCDM LCDLC LCDSCK LCDFRM LCDLVEE LCDLVDD KBDCOL[0..7] CLKOUT KBDROW[0..13] GPIO_CS6 GPIO_CS7 IOCS16 GPIO_CS9 GPIO_CS4 GPIO_CS3 GPIO_CS2 LCDD[0..7] GPIO_CS1 GPIO_19 LCDM LCDLC LCDSCK SPKR LCDFRM GPIO_CS22 LCDLVEE LCDLVDD VCC3 VCC3 J1 RS-232C & USER PORT 1 2 3 4 5 6 7 8 9 VCC3 10 SM10B SOUT SIN RIN DSR DCD CTS RTS DTR 1 B4 GPIO_CS8 TP1 J2 Gnd JST SM10B-SSR-H-TB SIRIN SIROUT CPU2.sch WPA WPB WAIT_AB GPIO_20 REGA REGB ICDIR R1 47 CLKOUT IOCS16 GPIO_CS9 GPIO_CS4 GPIO_CS3 GPIO_CS2 GPIO_CS1 VCC3 CF PCMWE PCMOE RDYA RDYB RSTA RSTB CDA CDB PCMVCCA PCMVCCB MCEHA MCELA MCEHB MCELB VCC3 Gnd HK-2-S 1 2 3 VCC3 4 PCMWE PCMOE RDYA RDYB RSTA RSTB CDA CDB PCMVCCA PCMVCCB MCEHA MCELA MCEHB MCELB CLKOUT GPIO_CS6 GPIO_CS7 SD[0..15] SA[0..25] PCMWE PCMOE RDYA RDYB RSTA RSTB CDA CDB PCMVCCA PCMVCCB MCEHA MCELA MCEHB MCELB GPIO_CS9 GPIO_CS4 GPIO_CS3 GPIO_CS2 GPIO_CS1 GPIO_19 VCC3 XCPOWER YMUCLK XCIO[0..23] YMUIRQ SCLK SYNC SDIN PULSE IOR IOW GPIO_CS20 REGA REGB ICDIR CF4.SCH XCIO[0..23] XCPOWER YMUCLK XCIO[0..23] YMUIRQ SCLK SYNC SDIN PULSE VCC3 RSTDRVL RSTDRVL GPIO_CS6 GPIO_CS7 GPIO_CS6 GPIO_CS7 SPKR VCC3 WPA WPB WAIT_AB XC95Sub VCC3 XC95ETC5.SCH SA[0..25] SA0 SA1 SA2 SA3 SA4 SA5 SA6 SA7 SA8 SA9 SA10 SA11 SA12 SA13 SA14 SA15 SA16 SA17 SA18 SA19 SA20 SA21 SA22 SA23 SA24 SA25 XTAL3 KBDCOL[0..7] KBDROW[0..13] MA[0..11] MA0 MA1 MA2 MA3 MA4 MA5 MA6 MA7 MA8 MA9 MA10 MA11 ROM RAM.sch IOR IOW KEYBOARD lcd.sch RAM MA[0..11] MD[0..15] MWE CASH0 CASL0 CASH1 CASL1 RAS0 RAS1 BL1 BL2 BBATSEN GPIO_CS11 SUS/RES GPIO_CS12 GPIO_CS10 VCCA M53261-04 H VCCA RESET RSTDRV RESET kbd.sch LCD E XCIO[0..23] VCCA ACIN KBDROW[0..13] LCDD[0..7] VCC3 VCCCPU VCCCPU BL1 BL2 BBATSEN KBDROW[0..13] C CPU VCC3 B2 1 MK XC95Sub3 MK2 MK 1 MK1 A PCB Marking Morphy ONE Project protected under GPL Toyozou PXW07530@nifty.ne.jp 1 2 3 4 5 6 7 8 32KXTAL1 32KXTAL2 32KXTAL2 LFHS LFHS LFLS LFLS LFVID LFVID LFINT LFINT GPIO_19 GPIO_19 MD[0..15] D SD[0..15] CLKOUT ACIN BL1 BL2 BBATSEN GPIO_CS4 GPIO_CS2 ROMWE CLKOUT ACIN BL1 BL2 BBATSEN T20 P19 R20 N18 P20 N19 N20 M18 M20 L19 L18 L20 K20 K19 J20 K18 K17 J19 H20 J18 H19 G20 G19 H18 F20 H17 MD0 MD1 MD2 MD3 MD4 MD5 MD6 MD7 MD8 MD9 MD10 MD11 MD12 MD13 MD14 MD15 B10 A10 C9 B9 A9 B8 C8 A7 B7 A6 C7 B6 A5 C6 B5 A4 SD0 SD1 SD2 SD3 SD4 SD5 SD6 SD7 SD8 SD9 SD10 SD11 SD12 SD13 SD14 SD15 G3 F2 H3 G2 F1 H2 G1 J2 K3 K2 J1 K1 L1 L2 N1 L3 GPIO_CS3 ROMRD ROMCS0 A8 A13 A18 B1 K4 L4 M4 N4 P4 R4 T4 B4 B16 E1 E17 G17 H1 J3 J17 L17 M1 M17 M19 N17 P17 P18 T1 U18 V13 W9 Y1 VCCPCM Y16 VCCPCM2 VCCANALOG W6 W7 VCCRTC VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS MCELA V15 W15 Y14 V3 T3 U4 U3 U2 W2 V4 Y2 W3 W1 V2 KBDCOL0 KBDCOL1 KBDCOL2 KBDCOL3 KBDCOL4 KBDCOL5 KBDCOL6 KBDCOL7 KBDROW0 KBDROW1 KBDROW2 KBDROW3 KBDROW4 KBDROW5 KBDROW6 KBDROW7 KBDROW8 KBDROW9 KBDLOW10 KBDROW11 KBDROW12 KBDROW13 KBDROW14 E2 D1 A2 B3 C3 A1 B2 C5 B19 D16 C17 B18 D15 C16 B17 D3 C2 E3 D2 C1 F3 A3 Y12 KBDCOL0 KBDCOL1 KBDCOL2 KBDCOL3 KBDCOL4 KBDCOL5 KBDCOL6 KBDCOL7 KBDROW0 KBDROW1 KBDROW2 KBDROW3 KBDROW4 KBDROW5 KBDROW6 KBDROW7 KBDROW8 KBDROW9 KBDROW10 KBDROW11 KBDROW12 KBDROW13 B20 C19 D18 C20 D19 E18 F17 D20 F18 E20 F19 E19 A20 A19 LCDD0 LCDD1 LCDD2 LCDD3 LCDD4 LCDD5 LCDD6 LCDD7 CASH0 CASL0 CASH1 CASL1 RAS0 RAS1 MWE GPIO_CS1 RSTA PCMB_VCC_GPIO16 PCMB_VPP1_GPIO17 PCMB_VPP2_GPIO18 PPDWE_GPIO21 PPOEN_GPIO22 WP_B_GPIO23 BVD2_B_GPIO24 BVD1_B_GPIO25 RDYB_GPIO26 CDB_GPIO27 REGB _GPIO28 RSTB_GPIO29 MCEHB MCELB LCDD0 LCDD1 LCDD2 LCDD3 LCDD4 LCDD5 LCDD6 LCDD7 M LC SCK FRM LVEE LVDD MA0 MA1 MA2 MA3 MA4 MA5 MA6 MA7 MA8 MA9 MA10 MA11 CDA RDYA U1 D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 D11 D12 D13 D14 D15 Gnd WPA CDA SA0 SA1 SA2 SA3 SA4 SA5 SA6 SA7 SA8 SA9 SA10 SA11 SA12 SA13 SA14 SA15 SA16 SA17 SA18 SA19 SA20 SA21 SA22 SA23 SA24 SA25 SD0 SD1 SD2 SD3 SD4 SD5 SD6 SD7 SD8 SD9 SD10 SD11 SD12 SD13 SD14 SD15 WPA PCMVCCA GPIO_20 MCEHA WAIT_AB REGA RDYB CDB REGB RSTB MCEHB MCELB KBDCOL[0..7] KBDROW[0..13] RIN RIN DSR DSR SIN SOUT SIN SOUT DCD SUS/RES LCDD[0..7] LCDM LCDSCK LCDLVEE CASH0 CASH1 RAS0 MWE MA0 MA1 MA2 MA3 MA4 MA5 MA6 MA7 MA8 MA9 MA10 MA11 WAIT_AB REGA WPB D13 B15 A17 C14 C15 D14 A11 C10 B11 A12 B12 C11 A14 B13 C12 A15 B14 C13 A16 MCEHA PCMVCCB RDYA RSTA DCD CTS CTS RTS RTS DTR DTR LCDLC LCDFRM LCDLVDD CASL0 CASL1 RAS1 MA[0..11] MK4 MK 1 32KXTAL1 SA0 SA1 SA2 SA3 SA4 SA5 SA6 SA7 SA8 SA9 SA10 SA11 SA12 SA13 SA14 SA15 SA16 SA17 SA18 SA19 SA20 SA21 SA22 SA23 SA24 SA25 VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSSANALOG SA[0..25] D4 D5 D6 D7 D8 D9 D10 D11 D12 E4 F4 G4 H4 H8 H9 H10 H11 H12 H13 J4 J8 J9 J10 J11 J12 J13 K8 K9 K10 K11 K12 K13 L8 L9 L10 L11 L12 L13 M8 M9 M10 M11 M12 M13 N8 N9 N10 N11 Y5 B VCCA SC400 32KXTAL1 32KXTAL2 LFHS LFLS LFVID LFINT GPIO_CS12 Y6 Y4 V5 W4 W5 Y3 GPIO_CS10 32KXTAL1 32KXTAL2 LFHS LFLS LFVID LFINT GPIO_CS8 GPIO_CS9 ACIN BL0 BL1 BL2 GPIO_19 BBATSEN SPKR BNDSCEN GPIO_CS7 GPIO_CS11 ACIN W12 CLKOUT W14 BL1 Y13 BL2 W13 GPIO_19 V14 BBATSEN V6 V7 Y11 GPIO_CS6 V20 ROMRD U19 ROMWR R18 ROMCS0 T19 ROMCS1 IOW RESET RSTDRV IOR IOW MEMR MEMW IOCS16_GPIO_CS5 IOCHRDY_GPIO_CS6 PIRQ1_GPIO_CS7 PIRQ0_GPIO_CS8 TC_GPIO_CS9 AEN_GPIO_CS10 PDACK0_GPIO_CS11 PDRQ0_GPIO_CS12 C4 D17 GPIO_CS4 C18 GPIO_CS3 GPIO_CS2 IOR IOCS16 Y7 V12 U20 R19 W20 T18 W19 V18 Y19 W18 Y18 V17 W17 Y17 RSTDRV VCC VCC VCC VCC VCCCPU VCCCPU VCCCPU VCCCPU VCCCPU VCCCPU VCCCPU VCCMEM VCCMEM VCCMEM VCCMEM VCCMEM VCCMEM VCCBUS VCCBUS VCCBUS VCCBUS VCCSYS VCCSYS VCCSYS VCCSYS VCCSYS VCCSYS VCCLCD VCCLCD VCCSER N12 N13 R17 T17 U5 U6 U7 U8 U9 U10 U11 U12 U13 U14 U15 U16 U17 Gnd 1 RESET E ICDIR VCCA MK C VCC3 Y20 V19 SCL_GPIO_CS1 SDA_GPIO_CS0 V8 SIROUT Y9 SIRIN RIN V11 DSR W10 RIN SIN W11 DSR SOUT Y10 SIN CTS V10 SOUT RTS W8 CTS RTS DCD V9 DCD DTR Y8 DTR A PCMWE VCC3 ICDIR M3 N2 PCMWE P1 PCMOE R2 CDA CDA P3 RDYA RDYA V1 BVD1A R3 BVD2A T2 WPA WP_A U1 WAIT_AB WAIT_AB R1 RSTA RSTA REGA REGA M2 N3 MCEHA MCEHA P2 MCELA V16 PCMA_ VCC_GPIO13W16 PCMA_VPP1_GPIO14Y15 PCMA_VPP2_GPIO15G 1 8 CDA2 _GPIO20 PCMOE VCCCPU MK3 SIRIN SUSPDSL SIROUT SPKR F Morphy ONE Project protected under GPL Toyozou PXW07530@nifty.ne.jp G H 1 2 3 4 5 6 7 8 A MD[0..15] ROHM MCR-03 1608 MA[0..11] MA[0..11] VCC3 C MURATA GRM-39 1608 C1 C2 0.47 uF 0.47 uF D Gnd E 32 31 30 29 28 27 24 23 22 21 20 19 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 13 14 38 37 36 WE RAS LCAS UCAS OE D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 CASH0 RAS0 RAS1 RAS1 CASL0 CASL1 CASL1 CASH1 MA11 MA10 MA9 MA8 MA7 MA6 MA5 MA4 MA3 MA2 MA1 MA0 32 31 30 29 28 27 24 23 22 21 20 19 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 13 14 38 37 36 WE RAS LCAS UCAS OE 35 15 16 17 18 NC NC NC NC NC 33 34 11 40 NC NC NC NC 33 34 11 40 NC NC NC NC D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 49 48 47 46 44 43 42 41 10 9 8 7 5 4 3 2 MD15 MD14 MD13 MD12 MD11 MD10 MD9 MD8 MD7 MD6 MD5 MD4 MD3 MD2 MD1 MD0 R2 10 K MA1 MA1, is USED FOR CFG1, ON BOOT CFG3,1,0 0,1,0 ROM16bit / RAM16bit CFG2 = 0 ROMCS0 is ROMCS0 HM5113165FLTD 26 39 45 50 VSS VSS VSS VSS CASL0 RAS0 MD15 MD14 MD13 MD12 MD11 MD10 MD9 MD8 MD7 MD6 MD5 MD4 MD3 MD2 MD1 MD0 NC NC NC NC NC 26 39 45 50 MWE 49 48 47 46 44 43 42 41 10 9 8 7 5 4 3 2 35 15 16 17 18 HM5113165FLTD F VCC3 VSS VSS VSS VSS MA11 MA10 MA9 MA8 MA7 MA6 MA5 MA4 MA3 MA2 MA1 MA0 U3 VCC VCC VCC VCC VCC VCC VCC VCC 1 6 12 25 U2 1 6 12 25 B MWE CASH0 CASH1 Gnd G Morphy ONE Project protected under GPL Toyozou PXW07530@nifty.ne.jp H 1 2 3 4 5 6 7 8 A SD[0..15] VCC3 VCC3 VCC3 B SD15 SD14 SD13 SD12 1 2 3 4 U5 8 7 6 5 MN10k SA[0..25] C D E ROMWE F SA20 SA19 SA18 SA17 SA16 SA15 SA14 SA13 SA12 SA11 SA10 SA9 SA8 SA7 SA6 SA5 SA4 SA3 SA2 SA1 U? SA16 SA15 SA14 SA13 SA12 SA11 SA10 SA9 SA20 SA19 SA18 SA8 SA7 SA6 SA5 SA4 SA3 SA2 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 A15 A14 A13 A12 A11 A10 A9 A8 NC/A19 NC WE RESET NC NC RDY/BUSY NC/A18 A17 A7 A6 A5 A4 A3 A2 A1 A16 BYTE GND DQ15/A-1 DQ7 DQ14 DQ6 DQ13 DQ5 DQ12 DQ4 VCC DQ11 DQ3 DQ10 DQ2 DQ9 DQ1 DQ8 DQ0 OE GND CE A0 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 SA17 VCC3 GND SD15 SD7 SD14 SD6 SD13 SD5 SD12 SD4 VCC3 SD11 SD3 SD10 SD2 SD9 SD1 SD8 SD0 SD15 SD14 SD13 SD12 SD11 SD10 SD9 SD8 SD7 SD6 SD5 SD4 SD3 SD2 SD1 SD0 SD11 SD10 SD9 SD8 1 2 3 4 SD7 SD6 SD5 SD4 1 2 3 4 U6 8 7 6 5 U7MN10k 8 7 6 5 MN10k SD3 SD2 SD1 SD0 1 2 3 4 U8 8 7 6 5 MN10k GND SA1 RSTDRVL MBM29LV ROMCS0 Morphy ONE Project ROMRD G H protected under GPL Toyozou PXW07530@nifty.ne.jp 1 2 3 4 5 6 7 8 Raychem 45/32 SMD F1 L1 2 1 2 68 uF MAX1705 Rohm UDZ5.1B Guard for reverse Voltage C26 0.47 uF SUSPDSL 22 pF 2 1 4.7 K rohm 82 uF 1% R4 RB521 C29 330 K Gnd 1 3 R6 200 K R1533 K 2 4 C3 4.7 uF SKQG 1% 10 K 1K VLDO 100 K 1% 330 1 2 3 4 VSTEP 8 7 6 5 ADCCS ADCCLK ADCOUT MAX1243 1 2 3 4 2 R5 100 K RSTDRV G U15 NC VCC A GND Y SKQG 5 4 C27 1 2 3 4 VLDO RSTDRVL Gnd Gnd PASS Condencers Gnd C21 4.7 uF Gnd 1 1 C20 1 uF C22 1 uF 0.1 uF 2 C12 2 4.7 uF 2 C11 VCCA 1 1 1 4.7 uF 2 2 Gnd C10 10 uF 2 C19 82 uF 2 C17 0.1 uF 1 1 1 1 C9 1 uF 2 2 C8 2 2 4.7 uF VCCCPU 2 C7 10 uF 2 1 1 1 1 VCC3 C6 L2 1 2 VCCA D1 D1 D2 D2 Gnd VCCA L LQH1C1R0M04murata PLL 1 uH 8 7 6 5 3.3V 1G04 10 uF S1 G1 S2 G2 C+ Panasonic SP-Cap R rohm MCR-03 C murata GRM39,40,42 VCC3 U16 OUT BATT VCC RESET BATTON CEOUT GND CEIN MAX795 CPU 2.7V VCCCPU 2.7V 0.1 uF RSTDRVL 8 7 6 5 SUS/RES VCC3 Gnd C5 AAV line must be short, Needs guard patarn P-MOS 2 4 1 1 3 2 1 2 3 3 IRF7504 SW1 A/D Converter for AA battery Voltage U12 U18 VCC3 1 uF Gnd VCC3 OUT BATT VCC RESET BATTON CEOUT GND CEIN Gnd F RESET from CPU Vcc RESET UR22 MAX795 1 VDD SCLK AIN CS SHDN DOUT REF GND C15 10 K GND 2 3 2 1 AIN 1 2 3 4 1 BBATSEN U9 VSTEP U10 VCC3 AAV 2 Gnd SUSPDSL 2 3 3 0.1 uF Guard for MAX1243 R10 1 Vcc RESET Vcc RESET R17 CR2032 Gnd 82 uF GND 2 GND UR23 for CPU C16 1 E C18 RESET U11 Current Limit, <10mA Gnd 200 K 0.001 uF H 1 2 Gnd Gnd SUSPDSL MASTER RESET 4 UR22 is OC Output, needs pullup 0.47 uF C28 2 1 5 2 R7 REF=1.25V FBLDO=2.7V R16 A VCC B GND Y 330 K UR22 Gnd 1% 2 Gnd Gnd C13 240 K 22 pF AAV 0.1 uF D R11 C25 R14 1 Guard for MAX6283 Gnd 1 1 1 C23 2 BL2 1G08 U14 R18 R13 U17 1 2 3 VCC3 2 REF=1.23V FB=3.3V C 2.2V DETECT GUARD for Hist. PBRST SW2 Gnd Gnd Gnd R12 2.3V DETECT BL1 These Node must be shielded ! A, next PBRST D1 1 0.47 uF Gnd 2 Gnd VCC3 VSTEP C24 10 K 1 B4 C4 16 15 14 13 12 11 10 9 2 1 1 CR2032 U13 LBP POUT LBN ONA REF ONB TRACK LX GND PGND OUT CLK/SEL FB LBO FBLDO LDO 1 1 2 3 4 5 6 7 8 2 Gnd R8 10 K 1 Gnd D3 molex 53261-0490 2 AA,CR2032 R9 D1FM3 2 D1FM3 D2 2 1 J3 VCC3 Murata LQS66C STEP UP OUTPUT 1.5A 2 B2 B C14 0.1 uF M53261-04 1 2 3 4 C30 2 10 uH 1 SM150 1 1 2 A HHP-3-T JP1 8 7 6 5 Default Gnd [BATT] is INPUT from CR2032 By CR2032 BATTON = H, OUT = from BATT By MAX795 BATTON = L, OUT is passive VCC3 or VLDO CPU VOLTAGE SELECT 3.3V for 66MHz Operation Morphy ONE Project protected under GPL Toyozou PXW07530@nifty.ne.jp 1 A 2 3 4 5 6 7 8 KBDCOL[0..7] KBDCOL0 SW3 1 3 2 4 SW4 1 3 SKQG B 2 4 SW7 1 3 SKQG 2 4 SW8 1 3 SKQG 2 4 SW11 1 3 SKQG 2 4 SW12 1 3 SKQG 2 4 SW15 1 3 SKQG 2 4 SW16 1 3 SKQG 2 4 SW19 1 3 SKQG 2 4 SW20 1 3 SKQG 2 4 SW23 1 3 SKQG 2 4 SW24 1 3 SKQG 2 4 SW27 1 3 SKQG 2 4 ABCDEFGHIJKLM SKQG KBDCOL1 SW5 1 3 2 4 SW6 1 3 SKQG 2 4 SW9 1 3 SKQG 2 4 SW10 1 3 SKQG 2 4 SW13 1 3 SKQG 2 4 SW14 1 3 SKQG 2 4 SW17 1 3 SKQG 2 4 SW18 1 3 SKQG 2 4 SW21 1 3 SKQG 2 4 SW22 1 3 SKQG 2 4 SKQG SW25 1 3 2 4 SW26 1 3 SKQG 2 4 SW28 1 3 SKQG NON FUNCTIONAL 2 4 NOPQRSTUVWXYZ KEYS(a-z,0-9, etc) SKQG KBDCOL2 SW29 1 3 C 2 4 SW30 1 3 SKQG 2 4 SW33 1 3 SKQG 2 4 SW34 1 3 SKQG 2 4 SW37 1 3 SKQG 2 4 SW38 1 3 SKQG 2 4 SW40 1 3 SKQG 2 4 SW41 1 3 SKQG 2 4 SW42 1 3 SKQG 2 4 SW43 1 3 SKQG 2 4 SW44 1 3 SKQG 2 4 SW45 1 3 SKQG 2 4 SW46 1 3 SKQG 2 4 0123456789 / * - SKQG KBDCOL3 SW31 1 3 2 4 SW32 1 3 SKQG 2 4 SW35 1 3 SKQG 2 4 SW36 SW39 1 3 SKQG 2 4 1 3 SKQG 2 4 SW68 1 3 SKQG += . , : 2 4 "." is 10 Key side SKQG KBDCOL4 SW69 1 3 D 2 4 SW70 1 3 SKQG 2 4 SW71 1 3 SKQG 2 4 SW72 1 3 SKQG 2 4 SW73 1 3 SKQG 2 4 SW74 1 3 SKQG 2 4 SW75 1 3 SKQG 2 4 SW76 1 3 SKQG 2 4 SW77 1 3 SKQG 2 4 SW78 1 3 SKQG 2 4 SW79 1 3 SKQG SW81 2 4 1 3 SKQG F1- F10, AP1, AP2 2 4 Full Key side "." KBDCOL3 SW84 SKQG KBDCOL5 SW47 1 3 SW48 2 4 1 3 SKQG SW49 2 4 1 3 SKQG SW50 2 4 1 3 SKQG SW51 2 4 1 3 SKQG SW52 2 4 1 3 SKQG 1 3 SW82 2 4 1 3 SKQG 2 4 SKQG HOME, END, UP, DOWN, LEFT, RIGHT,SFT(R) KBDROW6 SKQG KBDCOL6 KBDCOL7 E SW61 1 3 SW62 2 4 1 3 SKQG SW63 2 4 1 3 SKQG SW64 2 4 1 3 SKQG SW65 2 4 1 3 SKQG SW66 2 4 1 3 SKQG SW58 SW67 2 4 1 3 SKQG 2 4 SPL, PGU, PGD, DEL, BS, ESC, TAB ENTR SKQG SKQG 2 4 1 3 SKQG KBDCOL7 SW83 2 4 1 3 SKQG SW80 2 4 SKQG KBDROW13 1 3 KBDROW12 KBDROW5 SKQG 2 4 2 4 KBDROW11 SW60 KBDROW11 1 3 KBDROW10 2 4 SW57 KBDROW9 1 3 SKQG KBDROW3 KBDROW1 F KBDROW2 SKQG 2 4 SW56 KBDROW8 1 3 SW55 KBDROW7 2 4 KBDROW4 1 3 SW54 KBDROW6 SW53 1 3 SKQG KBDCOL7 KBDROW0 2 4 SPC 1 3 2 4 SKQG CTL, ALT,FN(L), SPC, SFT(L), ENTER, FN(R) KBDROW7 KBDCOL7 SW59 SPC 1 3 2 4 SKQG KBDROW7 G Morphy ONE Project KBDROW[0..13] H protected under GPL Toyozou PXW07530@nifty.ne.jp 1 2 3 4 5 6 7 A B Y(LCDEnable) = A & B VCC3 U19 C 1 2 3 LCDLVDD LCDLVEE A VCC B GND Y 5 J4 4 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 1G02 Gnd LCDM LCDFRM LCDLC R1947 LCDD0 LCDD1 LCDD2 LCDD3 LCDD4 LCDD5 LCDD6 LCDD7 LCDD[0..7] LCDSCK E 2 R1 R2 3 D V 1M VR1 1 Gnd 52931-2790 molex M52931-27 Rvar POZ2 murata F 1 22 22 1 CPU CF Child Board Child Board CF Morphy ONE Project G protected under GPL Toyozou PXW07530@nifty.ne.jp keyboard side of main board H under(parts) side of main board 8 1 2 3 4 5 6 7 A VCC3 is Always ON. VCC3 NMOS FET(1) FOR LED, PMOS(2) FET FOR XCPOWER VCC3 CONNECTED to GND When GPIO_19 = 1 GND 1 Gnd B TP2 HH1 IOCS16 U23 IOR HH1 Gnd 1 XCIO0 XCIO1 GPIO_CS9 VCC3 TDI XCIO2 XCIO3 XCIO4 XCIO5 XCIO6 XCIO7 8 7 6 5 VCC3 MN10k U22 1 2 3 4 E XCIO8 XCIO9 XCIO10 IN3 IN1 GND TMS XCIO11 XCIO12 VCC3 MN10k U21 1 1 2 3 4 GTS GPIO_CS2 TMS GPIO_CS3 TDI GPIO_CS4 TDO HH1 1 TP6 HH1 1 TP7 HH1 1 TP8 HH1 G 1 TP9 HH1 JTAG Programming Pin (GTS, TCK, TDI, TDO) Board Edge H Pins for Future Connector (VCC3, GND, ext-Power) PZ3128AS12BP U20 IO GND TDO IO IO IO IO IO IO VDD IO IO IO TCK IO IO GND IO IO IO IO IO IO IO VDD 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 GPIO_CS1 TCK TP5 IO IO VDD TDI IO IO IO IO IO IO GND IO IO IO TMS IO IO VDD IO IO IO IO IO IO IO GND F XCIO13 XCIO14 XCIO15 XCIO16 XCIO17 XCIO18 XCIO19 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 XCIO20 XCIO21 XCIO22 XCIO23 SD0 SD1 SD2 8 7 6 5 VCC3 MK GND GPIO_CS9 = 0 then ON. MK5 VCC3 Future Connector for Front Light CCFL TUBE SUCH AS... USHIO UFL26100CCS103 0.31W White LED TO BE DEFINED VCC3 IN3 IN1 TP4 GTS CLK8MHZ GND HH1 1 Gnd SA25 VCC3 SA24 SA23 SA22 SA21 SA20 SA19 TP3 GND VCC3 1 SD6 SD7 SD8 VCC3 C D PULSE IOW IRF7507 2 CLKOUT XCPOWER 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51 YMUCLK line must be SHORT and STRAIGHT! YMUCLK is 8MHz (about!) SA18 GND TDO SA17 SA16 SA15 SA14 SA13 SA12 YMUCLK SDIN SDIN SYNC SYNC SCLK SCLK VCC3 SA11 SA10 SA9 TCK GND YMUIRQ YMUIRQ SA8 SA7 SA6 SA5 SA4 SA3 SA2 SA1 SA0 VCC3 SA[0..25] MK6 MK XCIO[0..23] SD[0..15] YMUCLK 1 XCPOWER SD9 SD10 SD11 SD12 SD13 SD14 SD15 8 7 6 5 SD3 SD4 SD5 D1 D1 D2 D2 YMUCLK YMUIRQ SCLK SYNC SDIN GND 10 K S1_N G1_N S2_P G2_P 100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81 80 79 78 77 76 1 VCC3 R20 IO IO IO IO IO GND IO IO IO VDD IN3 IN1 IN2 CLK0 GND IO IO IO VDD IO IO IO IO IO IO GND 1 2 3 4 GPIO_19 CONNECTED to VCC3 When GPIO_CS9 = 0 GND IO IO IO IO IO IO IO VDD IO IO IO GND VDD IO IO IO GND IO IO IO IO IO IO IO GPIO_19 = 1 then ON Morphy ONE Project protected under GPL Toyozou PXW07530@nifty.ne.jp 8 1 2 3 4 5 6 7 8 A J5 D E SD[0..15] SD0 SD4 PCMAVCC PCMBVCC GPIO_CS20 MCEHA MCELA MCEHB RDYA REGA MCELB RDYB REGB WPB ICDIR VCC3 VCC3 VCC3 R2147 R2247 WPA PCMRSTA PCMRSTB WAIT_A WAIT_B C32 0.01 uF RSTA C31 CDA R24 R23 10 K CDB 10 K U24 0.01 uF WAIT_A WAIT_B 1 2 3 Gnd RSTB IOR PCMOE IOW A VCC B GND Y 5 4 WAIT_AB 1G08 Gnd PCMWE VCC3 PCMVCCB M53475-0809 VCC3 molex 53475-0809 5mm stack height header 1 80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49 48 47 46 45 44 43 42 41 2 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 1 C SD1 SD6 SD3 SD5 SD2 SD10 SD7 SA24 SA21 SA22 SA18 SA23 SA20 SA25 SA19 SA14 SA17 SA12 SA15 SA13 SA16 SA11 SA10 SA9 SA8 SA7 SA6 SA3 SA5 SA4 SA1 SA2 SA0 SD8 SD9 SD11 SD15 SD13 SD12 SD14 2 B SA[0..25] PCMVCCA Gnd VCC3 F G Morphy ONE Project protected under GPL Toyozou PXW07530@nifty.ne.jp H 1 2 3 1 2 3 4 A 8 7 6 5 CN1 GPIO_CS6 MNA14 GPIO_CS7 1 2 3 4 4 U26 5 6 7 8 8 7 6 5 MN10k XCIO[0..23] B J7 C XCIO19 XCIO18 XCIO17 XCIO16 XCIO15 XCIO14 XCIO13 XCIO12 XCIO11 XCIO10 XCIO9 XCIO8 XCIO7 XCIO6 XCIO5 XCIO4 XCIO3 XCIO2 XCIO1 XCIO0 Network Register Rohm MNR-04 10k 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 XCIO23 XCIO22 XCIO21 XCIO20 MIXIN HK-2-S VCC3 VCC3 1 TP10 XCPOWER D M53475-0404 MOLEX 53475-0404 Gnd XCPOWER : ON/OFF VCC3 : ALWAYS ON 0.01 uF (AC through) C40 R28 0.01 uF E RSTDRVL 10 K 10 k (DC Corision Guard) HI -> <- Low YMUCLK U25 VCC3 VCC3 SDIN F Warning! too many current can't be supplied 1 2 3 4 5 6 7 8 9 10 SYNC SCLK C35 0.1 uF C43 C33 0.1 uF 330 pF R27 R26 DVDD CLK_I SDIN IRQ SYNC TESTO SCLK RST AVSS TESTI VREF DVSS HPOUT SPVSS EQ1 SPOUT2 EQ2 SPOUT1 EQ3 AVDD 20 19 18 17 16 15 14 13 12 11 YMU757 YMUIRQ Gnd 10 K VCC3 J6 1 2 3 4 (TO SPEAKER & HeadPhone) MOLEX 53261-0490 M53261-0490 L3 33 K G When Child Board NOT used JP2 1 2 HHP-2T MIXIN SPKR H PULSE Gnd 1 R25 C34 33 K C41 C42 C44 C36 10 pF Gnd 0.1 uF C38 4.7 uF C37 2 0.1 uF 0.1 uF 0.1 uF 33 K R30 100 K R31 100 K Gnd VCC3 1 uH R29 0.1 uF R MCR-03(1608) Rohm C GRM-39(1608) murata L LQH1C1R0M04 murata M53261-04 GRM42(3216) Morphy ONE Project C39 4.7 uF protected under GPL Toyozou PXW07530@nifty.ne.jp 1 2 3 4 5 6 7 8 A 1 1 0.01 uF 2 1 2 C49 C51 C52 0.001 uF 22 pF 2 33 pF 2 2 15 pF C47 470 pF 2 2 C45 C50 2 B 470 pF 1 1 330 pF C48 1 C46 1 1 VCCA 8 7 6 5 C GRM-39 murata C 4.7k 1 2 3 4 U27 MN4.7k LFHS D LFVID LFLS LFINT From "SUGAWARA" EcliptekECPSM29T is better than MC206 E 32KXTAL1 3 2 Morphy ONE Project Y1 32.768 K 2 15 pF X1 X2 4 C53 1 1 F G 32KXTAL2 EPSONMC206 CL = 15pF H Gnd protected under GPL Toyozou PXW07530@nifty.ne.jp T/R VCC A0 OE A1 B0 A2 B1 A3 B2 A4 B3 A5 B4 A6 B5 A7 B6 GND B7 VCC3 IOR IOW PCMRSTA 1 2 3 4 5 6 7 8 9 10 T/R VCC A0 OE A1 B0 A2 B1 A3 B2 A4 B3 A5 B4 A6 B5 A7 B6 GND B7 IOR IOW PCMOE PCMWE AWAIT_A ARDYA PCMBVCC PCMAVCC GND MK7 245A Gnd 1 F T/R VCC A0 OE A1 B0 A2 B1 A3 B2 A4 B3 A5 B4 A6 B5 A7 B6 GND B7 U3 20 19 18 17 16 15 14 13 12 11 VCC3 MCELA AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 ICDIR SD0 SD1 SD2 SD3 SD4 SD5 SD6 SD7 GND 1 2 3 4 5 6 7 8 9 10 245A G 1 2 3 4 5 6 7 8 9 10 T/R VCC A0 OE A1 B0 A2 B1 A3 B2 A4 B3 A5 B4 A6 B5 A7 B6 GND B7 245A T/R VCC A0 OE A1 B0 A2 B1 A3 B2 A4 B3 A5 B4 A6 B5 A7 B6 GND B7 20 19 18 17 16 15 14 13 12 11 VCC3 MCELB BD0 BD1 BD2 BD3 BD4 BD5 BD6 BD7 245A U2 ICDIR SD8 SD9 SD10 SD11 SD12 SD13 SD14 SD15 GND U4 20 19 18 17 16 15 14 13 12 11 VCC3 MCEHA AD8 AD9 AD10 AD11 AD12 AD13 AD14 AD15 20 19 18 17 16 15 14 13 12 11 VCC3 AEN ASA8 ASA9 ASA10 APCMOE APCMWE AMCEHA AMCELA AREGA 20 19 18 17 16 15 14 13 12 11 VCC3 AEN AIOR AIOW APCMRSTA U12 U1 1 2 3 4 5 6 7 8 9 10 ICDIR SD8 SD9 SD10 SD11 SD12 SD13 SD14 SD15 GND 1 2 3 4 5 6 7 8 9 10 T/R VCC A0 OE A1 B0 A2 B1 A3 B2 A4 B3 A5 B4 A6 B5 A7 B6 GND B7 20 19 18 17 16 15 14 13 12 11 VCC3 MCEHB BD8 BD9 BD10 BD11 BD12 BD13 BD14 BD15 GND D10 D9 D8 BVD1 BVD2 REG INPACK WAIT RESET VS2 CSEL VDD RDY/BUSY WE IOWR IORD VS1 CE2 D15 D14 D13 D12 D11 CD2 Better to supply CDA = #CD1 or #CD2 AD10 AD9 AD8 U5 VCC3 PCMAVCC AREGA PCMBVCC AWAIT_A APCMRSTA 1 2 3 4 S1 G1 S2 G2 D1 D1 D2 D2 8 7 6 5 PCMAVCC GND POWERA U10 1 2 3 POWERB NC VCC A GND Y VCC3 5 4 AEN SN74AHC1G04 IRF7504 PCMBVCC GND POWERA ARDYA APCMWE AIOW AIOR U11 1 2 3 NC VCC A GND Y 5 4 BEN SN74AHC1G04 AMCEHA AD15 AD14 AD13 AD12 AD11 MAIN BOARD NORMAL TYPE Without Ejecter MK5 CF-MA WAIT_A RDYA Socket A MK U6 VCC3 SA0 SA1 SA2 SA3 SA4 SA5 SA6 SA7 GND 1 2 3 4 5 6 7 8 9 10 T/R VCC A0 OE A1 B0 A2 B1 A3 B2 A4 B3 A5 B4 A6 B5 A7 B6 GND B7 20 19 18 17 16 15 14 13 12 11 VCC3 BEN BSA0 BSA1 BSA2 BSA3 BSA4 BSA5 BSA6 BSA7 MK4 MK 245A REVERSE TYPE U9 VCC3 SA8 SA9 SA10 PCMOE PCMWE MCEHB MCELB REGB GND 1 2 3 4 5 6 7 8 9 10 T/R VCC A0 OE A1 B0 A2 B1 A3 B2 A4 B3 A5 B4 A6 B5 A7 B6 GND B7 20 19 18 17 16 15 14 13 12 11 VCC3 BEN BSA8 BSA9 BSA10 BPCMOE BPCMWE BMCEHB BMCELB BREGB 245A U13 VCC3 IOR IOW PCMRSTB BWAIT_B BRDYB 245A GND H AD3 AD4 AD5 AD6 AD7 AMCELA ASA10 APCMOE ASA9 ASA8 ASA7 POWERA ASA6 ASA5 ASA4 ASA3 ASA2 ASA1 ASA0 AD0 AD1 AD2 WPA CDA GND D3 D4 D5 D6 D7 CE1 A10 OE A9 A8 A7 VDD A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 WP CD1 1 2 3 4 5 6 7 8 9 10 T/R VCC A0 OE A1 B0 A2 B1 A3 B2 A4 B3 A5 B4 A6 B5 A7 B6 GND B7 245A 20 19 18 17 16 15 14 13 12 11 VCC3 BEN BIOR BIOW BPCMRSTB WAIT_B RDYB Gnd BD3 BD4 BD5 BD6 BD7 BMCELB BSA10 BPCMOE BSA9 BSA8 BSA7 POWERB BSA6 BSA5 BSA4 BSA3 BSA2 BSA1 BSA0 BD0 BD1 BD2 WPB CDB 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 GND D3 D4 D5 D6 D7 CE1 A10 OE A9 A8 A7 VDD A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 WP CD1 With Ejecter J3 GND D10 D9 D8 BVD1 BVD2 REG INPACK WAIT RESET VS2 CSEL VDD RDY/BUSY WE IOWR IORD VS1 CE2 D15 D14 D13 D12 D11 CD2 50 49 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 BD10 BD9 BD8 Socket B MK2 MK MK1 BREGB BWAIT_B BPCMRSTB POWERB BRDYB BPCMWE BIOW BIOR BMCEHB BD15 BD14 BD13 BD12 BD11 MK3 CF-MA MK MK 1 PCMRSTA PCMRSTB WAIT_A WAIT_B 1 2 3 4 5 6 7 8 9 10 MK ICDIR SD0 SD1 SD2 SD3 SD4 SD5 SD6 SD7 GND Gnd 1 ICDIR VCC3 VCC3 VCC3 SA8 SA9 SA10 PCMOE PCMWE MCEHA MCELA REGA GND J2 50 49 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 1 CDA CDB WPA WPB 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 8 CSEL is only used at IDE mode (cable select, can be left open). VS1, VS2 is voltage sence. not used because 3.3V only. INPACK is not used for memory window mode CF Child Board MK U8 245A ICDIR HIGH : SC400 -> CARD T/R HIGH : A -> B ICDIR LOW : SC400 <- CARD T/R LOW : A <- B E VCC3 AEN ASA0 ASA1 ASA2 ASA3 ASA4 ASA5 ASA6 ASA7 7 B T/R VCC A0 OE A1 B0 A2 B1 A3 B2 A4 B3 A5 B4 A6 B5 A7 B6 GND B7 20 19 18 17 16 15 14 13 12 11 FOOT MCEHA MCELA MCEHB MCELB RDYA RDYB REGA REGB MK6 245A B GPIO_CS17 1 2 3 4 5 6 7 8 9 10 FOOT VCC3 SA0 SA1 SA2 SA3 SA4 SA5 SA6 SA7 GND FOOT M53475-0809R SD0 SD4 PCMAVCC PCMBVCC A D 80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49 48 47 46 45 44 43 42 41 6 1 C U7 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 5 1 B J1 SD1 SD6 SD3 SD5 SD2 SD10 SD7 SA24 SA21 SA22 SA18 SA23 SA20 SA25 SA19 SA14 SA17 SA12 SA15 SA13 SA16 SA11 SA10 SA9 SA8 SA7 SA6 SA3 SA5 SA4 SA1 SA2 SA0 SD8 SD9 SD11 SD15 SD13 SD12 SD14 4 FOOT 1 MK 3 GPIO_CS17 is future use for DC-DC supply A A 2 molex 53475-0809 5mm stack height header 1 1 MK8 Morphy ONE Project protected under GPL Toyozou PXW07530@nifty.ne.jp 1 2 3 4 5 6 7 8 PCB marking POWER MK 1 VCC3 KBDCOL[0..7] KBDCOL[0..7] KBDROW[0..13] G BL1 ADCOUT SUS/RES ADCCLK ADCCS XTAL 32KXTAL1 32KXTAL2 LFHS LFLS LFVID LFINT GND VCCA 32KXTAL1 32KXTAL2 LFHS LFLS LFVID LFINT VCCA KEYBOARD kbd.sch ACIN GND MA[0..11] MA[0..11] MD[0..15] MWE CASH0 CASL0 CASH1 CASL1 RAS0 RAS1 VCC3 GND ROM VCC3 SD[0..15] SA[0..25] GND ROMRD SA[0..25] ROMWE ROMCS0 RAM.sch RSTDRVL VCC3 RSTDRVL VCC3 GND SD[0..15] SA[0..25] ROMRD ROMWE ROMCS0 IOR IOW SD[0..15] GND ROM4.SCH SA[0..25] ROMRD ROMWE ROMCS0 XC95_ETC SD[0..15] SA[0..25] IOR IOW IOR IOW KBDCOL[0..7] XTAL3 KBDROW[0..13] KBDCOL[0..7] KBDROW[0..13] LCDD[0..7] LCDM LCDLC LCDSCK LCDFRM LCDLVEE LCDLVDD XCIO[0..23] GND lcd.sch VCC3 LCDD[0..7] LCDD[0..7] LCDM LCDM LCDLC LCDSCK LCDFRM LCDLVEE LCDLVDD LCDSCK LCDLC LCDFRM LCDLVEE LCDLVDD VCC3 J1 1 2 3 4 5 6 7 8 9 VCC3 10 GND RS-232C & IR PORT SOUT SIN RIN DSR DCD CTS RTS DTR GND IOCS16 GPIO_CS9 GPIO_CS4 GPIO_CS3 GPIO_CS2 GPIO_CS1 HK-2-S GPIO_CS8 TP1 SIRIN SIROUT CF PCMWE RDYA PCMOE RDYB RSTA CDA RSTB CDB PCMVCCA MCEHA PCMVCCB MCELA MCEHB MCELB WPA WPB WAIT_AB GPIO_20 REGA REGB ICDIR SD[0..15] SA[0..25] PCMWE PCMOE RDYA RDYB RSTA RSTB CDA CDB PCMVCCA PCMVCCB MCEHA MCELA MCEHB MCELB VCC3 GND WPA WPB WAIT_AB IOR IOW GPIO_CS20 REGA REGB ICDIR H CPU2.sch GPIO_CS9 GPIO_CS4 GPIO_CS3 GPIO_CS2 GPIO_CS1 GPIO_19 VCC3 XCPOWER YMUCLK XCIO[0..26] YMUIRQ SCLK SYNC SDIN PULSE VCC3 SPKR GPIO_CS22 PCMWE PCMOE RDYA RDYB RSTA RSTB CDA CDB PCMVCCA PCMVCCB MCEHA MCELA MCEHB MCELB GND CLKOUT GPIO_CS6 GPIO_CS7 VCC3 SM10B 1 CLKOUT CLKOUT GPIO_CS6 GPIO_CS7 IOCS16 GPIO_CS9 GPIO_CS4 GPIO_CS3 GPIO_CS2 GPIO_CS1 GPIO_19 CF4.SCH MA[0..11] MA0 MA1 MA2 MA3 MA4 MA5 MA6 MA7 MA8 MA9 MA10 MA11 Rev2.5 Delete R1 LCD GND MA[0..11] MD[0..15] MWE CASH0 CASL0 CASH1 CASL1 RAS0 RAS1 GPIO_CS11 SUS/RES GPIO_CS12 GPIO_CS10 GND KBDCOL[0..7] KBDROW[0..13] SUSPDSL RAM MA[0..11] MD[0..15] MWE CASH0 CASL0 CASH1 CASL1 RAS0 RAS1 BL1 BL2 BBATSEN BL2 BBATSEN GND LCDD7 LCDD6 LCDD5 LCDD4 LCDD3 LCDD2 LCDD1 LCDD0 XCIO0 XCIO1 XCIO2 XCIO3 XCIO4 XCIO5 XCIO6 XCIO7 XCIO8 XCIO9 XCIO10 XCIO11 XCIO12 XCIO13 XCIO14 XCIO15 XCIO16 XCIO17 XCIO18 XCIO19 XCIO20 XCIO21 XCIO22 XCIO23 XCIO24 XCIO25 XCIO26 SUSPDSL GND power5.sch LCDD[0..7] XCIO[0..23] VCCA RESET RSTDRV RSTDRV RSTDRVL BL1 BL2 BBATSEN D E VCCA RESET GND KBDROW[0..13] LCDD[0..7] VCC3 VCCCPU GND KBDROW13 KBDROW12 KBDROW11 KBDROW10 KBDROW9 KBDROW8 KBDROW7 KBDROW6 KBDROW5 KBDROW4 KBDROW3 KBDROW2 KBDROW1 KBDROW0 C F VCCA RESET RSTDRV RSTDRVL SUSPDSL KBDCOL7 KBDCOL6 KBDCOL5 KBDCOL4 KBDCOL3 KBDCOL2 KBDCOL1 KBDCOL0 B CPU VCC3 SA0 SA1 SA2 SA3 SA4 SA5 SA6 SA7 SA8 SA9 SA10 SA11 SA12 SA13 SA14 SA15 SA16 SA17 SA18 SA19 SA20 SA21 SA22 SA23 SA24 SA25 SA[0..25] XC95Sub XCIO[0..26] VCC3 XC95ETC5.SCH XCPOWER YMUCLK XCIO[0..26] YMUIRQ SCLK SYNC SDIN PULSE VCC3 RSTDRVL RSTDRVL GPIO_CS6 GPIO_CS7 GPIO_CS6 GPIO_CS7 SPKR GND GND GND XC95Sub3 MK2 MK 1 MK1 A PCB Marking Morphy ONE Project protected under GPL Toyozou PXW07530@nifty.ne.jp 1 2 3 4 5 6 7 8 VCC3 ICDIR VCCA 32KXTAL1 32KXTAL2 32KXTAL2 LFHS LFHS LFLS LFLS LFVID LFVID LFINT LFINT GPIO_19 GPIO_19 MD[0..15] D SD[0..15] CLKOUT ACIN BL1 BL2 E BBATSEN GPIO_CS4 GPIO_CS2 ROMWE CLKOUT ACIN BL1 BL2 BBATSEN T20 P19 R20 N18 P20 N19 N20 M18 M20 L19 L18 L20 K20 K19 J20 K18 K17 J19 H20 J18 H19 G20 G19 H18 F20 H17 MD0 MD1 MD2 MD3 MD4 MD5 MD6 MD7 MD8 MD9 MD10 MD11 MD12 MD13 MD14 MD15 B10 A10 C9 B9 A9 B8 C8 A7 B7 A6 C7 B6 A5 C6 B5 A4 SD0 SD1 SD2 SD3 SD4 SD5 SD6 SD7 SD8 SD9 SD10 SD11 SD12 SD13 SD14 SD15 G3 F2 H3 G2 F1 H2 G1 J2 K3 K2 J1 K1 L1 L2 N1 L3 GPIO_CS3 ROMRD ROMCS0 1 TP2 G H Y1 VCCPCM Y16 VCCPCM2 VCCANALOG W6 W7 VCCRTC A8 A13 A18 B1 K4 L4 M4 N4 P4 R4 T4 B4 B16 E1 E17 G17 H1 J3 J17 L17 M1 M17 M19 N17 P17 P18 T1 U18 V13 W9 GPIO_CS1 SPKR GND RSTA PCMB_VCC_GPIO16 PCMB_VPP1_GPIO17 PCMB_VPP2_GPIO18 PPDWE_GPIO21 PPOEN_GPIO22 WP_B_GPIO23 BVD2_B_GPIO24 BVD1_B_GPIO25 RDYB_GPIO26 CDB_GPIO27 REGB _GPIO28 RSTB_GPIO29 MCEHB MCELB V15 W15 Y14 V3 T3 U4 U3 U2 W2 V4 Y2 W3 W1 V2 KBDCOL0 KBDCOL1 KBDCOL2 KBDCOL3 KBDCOL4 KBDCOL5 KBDCOL6 KBDCOL7 KBDROW0 KBDROW1 KBDROW2 KBDROW3 KBDROW4 KBDROW5 KBDROW6 KBDROW7 KBDROW8 KBDROW9 KBDLOW10 KBDROW11 KBDROW12 KBDROW13 KBDROW14 E2 D1 A2 B3 C3 A1 B2 C5 B19 D16 C17 B18 D15 C16 B17 D3 C2 E3 D2 C1 F3 A3 Y12 KBDCOL0 KBDCOL1 KBDCOL2 KBDCOL3 KBDCOL4 KBDCOL5 KBDCOL6 KBDCOL7 KBDROW0 KBDROW1 KBDROW2 KBDROW3 KBDROW4 KBDROW5 KBDROW6 KBDROW7 KBDROW8 KBDROW9 KBDROW10 KBDROW11 KBDROW12 KBDROW13 B20 C19 D18 C20 D19 E18 F17 D20 F18 E20 F19 E19 A20 A19 LCDD0 LCDD1 LCDD2 LCDD3 LCDD4 LCDD5 LCDD6 LCDD7 CASH0 CASL0 CASH1 CASL1 RAS0 RAS1 MWE MA0 MA1 MA2 MA3 MA4 MA5 MA6 MA7 MA8 MA9 MA10 MA11 WAIT_AB REGA REGB MCEHB MCELB KBDCOL[0..7] KBDROW[0..13] RIN DSR DSR SOUT SIN SOUT DCD LCDD[0..7] LCDM LCDSCK LCDLVEE CASH0 CASH1 RAS0 MWE SIROUT RIN SIN SUS/RES MA0 MA1 MA2 MA3 MA4 MA5 MA6 MA7 MA8 MA9 MA10 MA11 WAIT_AB REGA RDYB CDB RSTB MK SUSPDSL MCEHA WPB D13 B15 A17 C14 C15 D14 A11 C10 B11 A12 B12 C11 A14 B13 C12 A15 B14 C13 A16 RDYA RSTA MCEHA PCMVCCB MK4 SIRIN CDA RDYA U1 LCDD0 LCDD1 LCDD2 LCDD3 LCDD4 LCDD5 LCDD6 LCDD7 M LC SCK FRM LVEE LVDD GND WPA CDA D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 D11 D12 D13 D14 D15 SD0 SD1 SD2 SD3 SD4 SD5 SD6 SD7 SD8 SD9 SD10 SD11 SD12 SD13 SD14 SD15 WPA PCMVCCA GPIO_20 SA0 SA1 SA2 SA3 SA4 SA5 SA6 SA7 SA8 SA9 SA10 SA11 SA12 SA13 SA14 SA15 SA16 SA17 SA18 SA19 SA20 SA21 SA22 SA23 SA24 SA25 HK-2-S F MCELA 1 32KXTAL1 SA0 SA1 SA2 SA3 SA4 SA5 SA6 SA7 SA8 SA9 SA10 SA11 SA12 SA13 SA14 SA15 SA16 SA17 SA18 SA19 SA20 SA21 SA22 SA23 SA24 SA25 VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSSANALOG SA[0..25] D4 D5 D6 D7 D8 D9 D10 D11 D12 E4 F4 G4 H4 H8 H9 H10 H11 H12 H13 J4 J8 J9 J10 J11 J12 J13 K8 K9 K10 K11 K12 K13 L8 L9 L10 L11 L12 L13 M8 M9 M10 M11 M12 M13 N8 N9 N10 N11 Y5 B VCCA SC400 32KXTAL1 32KXTAL2 LFHS LFLS LFVID LFINT GPIO_CS12 Y6 Y4 V5 W4 W5 Y3 GPIO_CS10 32KXTAL1 32KXTAL2 LFHS LFLS LFVID LFINT GPIO_CS8 GPIO_CS9 ACIN BL0 BL1 BL2 GPIO_19 BBATSEN SPKR BNDSCEN GPIO_CS7 ACIN W12 CLKOUT W14 BL1 Y13 BL2 W13 GPIO_19 V14 BBATSEN V6 V7 Y11 GPIO_CS6 GPIO_CS11 C IOW RESET RSTDRV IOR IOW MEMR MEMW IOCS16_GPIO_CS5 IOCHRDY_GPIO_CS6 PIRQ1_GPIO_CS7 PIRQ0_GPIO_CS8 TC_GPIO_CS9 AEN_GPIO_CS10 PDACK0_GPIO_CS11 PDRQ0_GPIO_CS12 V20 ROMRD U19 ROMWR R18 ROMCS0 T19 ROMCS1 IOR IOCS16 Y7 V12 U20 R19 W20 T18 W19 V18 Y19 W18 Y18 V17 W17 Y17 RSTDRV C4 D17 GPIO_CS4 C18 GPIO_CS3 GPIO_CS2 RESET VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS 1 MK VCC VCC VCC VCC VCCCPU VCCCPU VCCCPU VCCCPU VCCCPU VCCCPU VCCCPU VCCMEM VCCMEM VCCMEM VCCMEM VCCMEM VCCMEM VCCBUS VCCBUS VCCBUS VCCBUS VCCSYS VCCSYS VCCSYS VCCSYS VCCSYS VCCSYS VCCLCD VCCLCD VCCSER N12 N13 R17 T17 U5 U6 U7 U8 U9 U10 U11 U12 U13 U14 U15 U16 U17 GND Y20 V19 SCL_GPIO_CS1 SDA_GPIO_CS0 V8 SIROUT Y9 SIRIN RIN V11 DSR W10 RIN SIN W11 DSR SOUT Y10 SIN CTS V10 SOUT RTS W8 CTS RTS DCD V9 DCD DTR Y8 DTR A VCC3 ICDIR M3 N2 PCMWE P1 PCMOE R2 CDA CDA P3 RDYA RDYA V1 BVD1A R3 BVD2A T2 WPA WP_A U1 WAIT_AB WAIT_AB R1 RSTA RSTA REGA REGA M2 N3 MCEHA MCEHA P2 MCELA V16 PCMA_ VCC_GPIO13W16 PCMA_VPP1_GPIO14Y15 PCMA_VPP2_GPIO15G 1 8 CDA2 _GPIO20 PCMOE PCMWE VCCCPU MK3 DCD CTS CTS RTS RTS DTR DTR LCDLC LCDFRM LCDLVDD CASL0 CASL1 RAS1 MA[0..11] Morphy ONE Project protected under GPL Toyozou PXW07530@nifty.ne.jp 1 A 2 3 4 5 6 7 MD[0..15] ROHM MCR-03 1608 MA[0..11] MA[0..11] VCC3 B MA11 MA10 MA9 MA8 MA7 MA6 MA5 MA4 MA3 MA2 MA1 MA0 MURATA GRM-39 1608 C D C1 C2 0.47 uF 0.47 uF 32 31 30 29 28 27 24 23 22 21 20 19 13 14 38 37 36 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 35 15 16 17 18 NC NC NC NC NC 33 34 11 40 NC NC NC NC GND D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 WE RAS LCAS UCAS OE 1 6 12 25 49 48 47 46 44 43 42 41 10 9 8 7 5 4 3 2 MD15 MD14 MD13 MD12 MD11 MD10 MD9 MD8 MD7 MD6 MD5 MD4 MD3 MD2 MD1 MD0 MA11 MA10 MA9 MA8 MA7 MA6 MA5 MA4 MA3 MA2 MA1 MA0 32 31 30 29 28 27 24 23 22 21 20 19 13 14 38 37 36 C4 C3 0.47 uF 0.47 uF A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 WE RAS LCAS UCAS OE 35 15 16 17 18 NC NC NC NC NC 33 34 11 40 NC NC NC NC MD15 MD14 MD13 MD12 MD11 MD10 MD9 MD8 MD7 MD6 MD5 MD4 MD3 MD2 MD1 MD0 R1 10 K MA1 MA1, is USED FOR CFG1, ON BOOT CFG3,1,0 0,1,0 ROM16bit / RAM16bit ROMCS0 is ROMCS0 VSS VSS VSS VSS 26 39 45 50 26 39 45 50 Morphy ONE Project MWE CASL0 CASH0 H 49 48 47 46 44 43 42 41 10 9 8 7 5 4 3 2 CFG2 = 0 E G VCC3 HM5113165FLTD VSS VSS VSS VSS HM5113165FLTD F U3 VCC VCC VCC VCC VCC VCC VCC VCC 1 6 12 25 U2 RAS0 RAS1 CASL1 CASH1 protected under GPL Toyozou PXW07530@nifty.ne.jp RAS0 MWE RAS1 CASL0 CASL1 CASH0 CASH1 GND GND 8 1 2 3 4 5 6 7 8 A SD[0..15] VCC3 VCC3 B GND VCC3 GND SD15 SD14 SD13 SD12 1 2 3 4 U4 8 7 6 5 MN10k SA[0..25] C D E ROMWE F SA20 SA19 SA18 SA17 SA16 SA15 SA14 SA13 SA12 SA11 SA10 SA9 SA8 SA7 SA6 SA5 SA4 SA3 SA2 SA1 U8 SA16 SA15 SA14 SA13 SA12 SA11 SA10 SA9 SA20 SA19 SA18 SA8 SA7 SA6 SA5 SA4 SA3 SA2 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 A15 A14 A13 A12 A11 A10 A9 A8 NC/A19 NC WE RESET NC NC RDY/BUSY NC/A18 A17 A7 A6 A5 A4 A3 A2 A1 A16 BYTE GND DQ15/A-1 DQ7 DQ14 DQ6 DQ13 DQ5 DQ12 DQ4 VCC DQ11 DQ3 DQ10 DQ2 DQ9 DQ1 DQ8 DQ0 OE GND CE A0 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 SA17 VCC3 GND SD15 SD7 SD14 SD6 SD13 SD5 SD12 SD4 VCC3 SD11 SD3 SD10 SD2 SD9 SD1 SD8 SD0 SD15 SD14 SD13 SD12 SD11 SD10 SD9 SD8 SD7 SD6 SD5 SD4 SD3 SD2 SD1 SD0 SD11 SD10 SD9 SD8 1 2 3 4 SD7 SD6 SD5 SD4 1 2 3 4 U5 8 7 6 5 U6MN10k 8 7 6 5 MN10k SD3 SD2 SD1 SD0 1 2 3 4 U7 8 7 6 5 MN10k GND SA1 RSTDRVL MBM29LV ROMCS0 Morphy ONE Project ROMRD G H protected under GPL Toyozou PXW07530@nifty.ne.jp 1 2 3 4 5 6 7 8 Raychem 45/32 SMD F1 L1 2 1 68 uF D2 GND MAX1705 Rohm UDZ5.1B Guard for reverse Voltage 4.7 K rohm R1333 K PBRST SW2 1 3 200 K R11 2 4 C5 2 TP3 1 C26 GND 2 Vcc RESET 1% 330 UR22 1 2 3 4 ADCCLK C17 10 K 1 2 3 4 VCC3 2 1 uF R3 GND 100 K 1 2 3 RSTDRV G GND U15 NC VCC A GND Y 3 AAV GND P-MOS 1 2 4 SKQG D1 D1 D2 D2 8 7 6 5 VCC3 C+ Panasonic SP-Cap R rohm MCR-03 C murata GRM39,40,42 L2 1 2 VCCA VCCA L LQH1C1R0M04murata PLL 1 uH 8 7 6 5 [BATT] is INPUT from CR2032 By CR2032 BATTON = H, OUT = from BATT By MAX795 BATTON = L, OUT is passive GND GND SUS/RES C28 0.1 uF 5 VCC3 4 RSTDRVL 2 RESET from CPU S1 G1 S2 G2 IRF7504 SW1 1 3 A/D Converter for AA battery Voltage MAX795 U17 MAX1243 F U12 OUT BATT VCC RESET BATTON CEOUT GND CEIN GND ADCOUT 1 R8 ADCCS Vcc RESET UR22 VCC3 2 AIN SUSPDSL SUSPDSL 8 7 6 5 VDD SCLK AIN CS SHDN DOUT REF GND GND 2 BBATSEN U9 1 2 3 4 1 0.1 uF VSTEP VSTEP U10 VCC3 C18 GND E 3 R15 GND Guard for MAX1243 Vcc RESET UR23 for CPU 3 GND 1 CR2032 0.001 uF GND RESET 2 2 100 K 1 2 Current Limit, <10mA 200 K C29 1 MASTER RESET 4 U11 AAV line must be short, Needs guard patarn R5 REF=1.25V FBLDO=2.7V R14 1 5 UR22 is OC Output, needs pullup 0.47 uF 1% 330 K HK-2-S C15 240 K 22 pF AAV 0.1 uF 1 Guard for MAX6283 D R9 1 1 R12 A VCC B GND Y GND GND C24 BL2 1G08 U14 R16 10 K VLDO U16 1 2 3 VCC3 4.7 uF SKQG 1% GND 1K 2.2V DETECT GUARD for Hist. 1 82 uF 1% R2 RB521 C30 330 K R4 REF=1.23V FB=3.3V 2 R10 1 1 GND C 2 2 1 SUSPDSL 22 pF 2.3V DETECT BL1 These Node must be shielded ! A, next PBRST D1 1 2 GND C27 0.47 uF GND2 0.47 uF molex 53261-0490 2 AA,CR2032 C25 10 K VCC3 VSTEP 2 C6 16 15 14 13 12 11 10 9 LBP POUT LBN ONA REF ONB TRACK LX GND PGND OUT CLK/SEL FB LBO FBLDO LDO GND 2 1 1 CR2032 GND U13 1 2 3 4 5 6 7 8 R6 10 K D1FM3 STEP UP OUTPUT 1.5A D3 GND R7 1 2 1 D1FM3 VCC3 Murata LQS66C 2 B2 J2 B4 B C16 0.1 uF M53261-04 1 2 3 4 C31 2 10 uH 1 SM150 2 1 2 A RSTDRVL GND 1G04 Morphy ONE Project protected under GPL Toyozou PXW07530@nifty.ne.jp PASS Condencers C14 1 1 C21 1 uF C22 4.7 uF C23 1 uF 0.1 uF 2 4.7 uF 1 1 C13 2 2 2 GND 4.7 uF VCCA 2 C12 10 uF 2 C20 0.1 uF 1 1 1 C11 1 uF 2 C10 2 4.7 uF VCC3 1 1 1 C9 10 uF 2 2 2 GND C8 10 uF 2 C7 10 uF 2 C19 H 1 1 1 VCC3 1 A 2 3 4 5 6 7 8 KBDCOL[0..7] KBDCOL0 SW3 1 3 2 4 SW4 1 3 SKQG B 2 4 SW7 1 3 SKQG 2 4 SW8 1 3 SKQG 2 4 SW11 1 3 SKQG 2 4 SW12 1 3 SKQG 2 4 SW15 1 3 SKQG 2 4 SW16 1 3 SKQG 2 4 SW19 1 3 SKQG 2 4 SW20 1 3 SKQG 2 4 SW23 1 3 SKQG 2 4 SW24 1 3 SKQG 2 4 SW27 1 3 SKQG 2 4 ABCDEFGHIJKLM SKQG KBDCOL1 SW5 1 3 2 4 SW6 1 3 SKQG 2 4 SW9 1 3 SKQG 2 4 SW10 1 3 SKQG 2 4 SW13 1 3 SKQG 2 4 SW14 1 3 SKQG 2 4 SW17 1 3 SKQG 2 4 SW18 1 3 SKQG 2 4 SW21 1 3 SKQG 2 4 SW22 1 3 SKQG 2 4 SKQG SW25 1 3 2 4 SW26 1 3 SKQG 2 4 SW28 1 3 SKQG NON FUNCTIONAL 2 4 NOPQRSTUVWXYZ KEYS(a-z,0-9, etc) SKQG KBDCOL2 SW29 1 3 C 2 4 SW30 1 3 SKQG 2 4 SW33 1 3 SKQG 2 4 SW34 1 3 SKQG 2 4 SW37 1 3 SKQG 2 4 SW38 1 3 SKQG 2 4 SW40 1 3 SKQG 2 4 SW41 1 3 SKQG 2 4 SW42 1 3 SKQG 2 4 SW43 1 3 SKQG 2 4 SW44 1 3 SKQG 2 4 SW45 1 3 SKQG 2 4 SW46 1 3 SKQG 2 4 0123456789 / * - SKQG KBDCOL3 SW31 1 3 2 4 SW32 1 3 SKQG 2 4 SW35 1 3 SKQG 2 4 SW36 SW39 1 3 SKQG 2 4 1 3 SKQG 2 4 += . , : SW68 1 3 SKQG 2 4 "." is 10 Key side SKQG KBDCOL4 SW69 1 3 D 2 4 SW70 1 3 SKQG 2 4 SW71 1 3 SKQG 2 4 SW72 1 3 SKQG 2 4 SW73 1 3 SKQG 2 4 SW74 1 3 SKQG 2 4 SW75 1 3 SKQG 2 4 SW76 1 3 SKQG 2 4 SW77 1 3 SKQG 2 4 SW78 1 3 SKQG 2 4 SW79 1 3 SKQG SW81 2 4 1 3 SKQG F1- F10, AP1, AP2 2 4 KBDCOL3 SW84 SKQG KBDCOL5 SW47 1 3 SW48 2 4 1 3 SKQG SW49 2 4 1 3 SKQG SW50 2 4 1 3 SKQG SW51 2 4 1 3 SKQG SW52 2 4 1 3 SKQG 1 3 SW82 2 4 1 3 SKQG 2 4 HOME, END, UP, DOWN, LEFT, RIGHT,SFT(R) SKQG Full Key side "." KBDROW6 SKQG KBDCOL6 KBDCOL7 E SW61 1 3 SW62 2 4 1 3 SKQG SW63 2 4 1 3 SKQG SW64 2 4 1 3 SKQG SW65 2 4 1 3 SKQG SW66 2 4 1 3 SKQG SW58 SW67 2 4 1 3 SKQG 2 4 SPL, PGU, PGD, DEL, BS, ESC, TAB SKQG SW57 1 3 SKQG 2 4 SKQG ENTR KBDCOL7 SW83 2 4 1 3 SKQG KBDROW11 SKQG SW60 2 4 SW80 2 4 SKQG KBDROW13 1 3 KBDROW12 2 4 KBDROW10 1 3 SKQG KBDROW5 KBDROW4 SW56 2 4 KBDROW9 1 3 SKQG KBDROW3 KBDROW1 F KBDROW2 SKQG SW55 2 4 KBDROW7 1 3 KBDROW8 SW54 2 4 KBDROW6 SW53 1 3 1 3 KBDROW11 KBDCOL7 KBDROW0 2 4 1 3 CTL, ALT,FN(L), SPC, SFT(L), ENTER, FN(R) 2 4 SKQG SPC KBDROW7 KBDCOL7 SW59 1 3 2 4 SKQG SPC KBDROW7 G Morphy ONE Project KBDROW[0..13] H protected under GPL Toyozou PXW07530@nifty.ne.jp 1 A B 2 3 4 5 6 protected under GPL Toyozou PXW07530@nifty.ne.jp U18 1 2 3 LCDLVDD LCDLVEE A VCC B GND Y 5 J3 4 1G02 LCDM LCDFRM LCDLC R1747 LCDD0 LCDD1 LCDD2 LCDD3 LCDD4 LCDD5 LCDD6 LCDD7 LCDD[0..7] LCDSCK D 2 V GND GND R1 R2 3 Y(LCDEnable) = A & B 1M GND VR1 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 M52931-27 1 E 8 Morphy ONE Project VCC3 GND C 7 52931-2790 molex Rvar POZ2 murata F 1 22 22 1 CPU G CF Child Board Child Board keyboard side of main board H CF under(parts) side of main board 1 2 3 4 5 6 7 VCC3 is Always ON. A NMOS FET(1) FOR LED, PMOS(2) FET FOR XCPOWER VCC3 VCC3 CONNECTED to GND When GPIO_19 = 1 GND GND 1 TP4 HH1 IOCS16 XCPOWER IOR 1 TP5 TP6 HH1 C Future Connector for Front Light CCFL TUBE SUCH AS... USHIO UFL26100CCS103 0.31W White LED TO BE DEFINED GPIO_CS9 XCIO0 XCIO1 VCC3 XCIO2 XCIO3 XCIO4 XCIO5 XCIO6 XCIO7 8 7 6 5 D MN10k U21 1 2 3 4 IN3 IN1 8 7 6 5 VCC3 MN10k U20 1 2 3 4 Rev2.5 Add 0 ohm TP8 TP9 HH1 TDO 1 TP10 HH1 0 1 TP11 HH1 VCC3 JTAG Programming Pin (GTS, TCK, TDI, TDO) Board Edge Pins for Future Connector (VCC3, GND, ext-Power) SA11 SA10 SA9 SD[0..15] YMUCLK YMUCLK SDIN SDIN SYNC SYNC SCLK SCLK YMUIRQ YMUIRQ TCK SA8 SA7 GND SA6 SA5 SA4 SA3 SA2 SA1 SA0 VCC3 SA[0..25] MK6 MK Morphy ONE Project XCIO[0..26] G H SA15 SA14 SA13 SA12 1 1 TDI GND HH1 2TMS YMUCLK line must be SHORT and STRAIGHT! YMUCLK is 8MHz (about!) GND TDO SD9 SD10 SD11 SD12 SD13 SD14 SD15 1 GND VCC3 TCK SD6 SD7 SD8 GPIO_CS4 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51 HH1 VCC3 GPIO_CS3 VCC3 PZ3128AS12BP SD3 SD4 SD5 10 R20 R21 2 0 R22 2 1 0 TP7 XCIO13 XCIO14 XCIO15 XCIO16 XCIO17 XCIO18 XCIO19 TMS U19 IO GND TDO IO IO IO IO IO IO VDD IO IO IO TCK IO IO GND IO IO IO IO IO IO IO VDD 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 1 GPIO_CS2 1 XCIO11 XCIO12 IO IO VDD TDI IO IO IO IO IO IO GND IO IO IO TMS IO IO VDD IO IO IO IO IO IO IO GND GPIO_CS1 2 GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 XCIO20 XCIO21 XCIO22 XCIO23 SD0 SD1 SD2 F R19 VCC3 TDI XCIO8 XCIO9 XCIO10 E GTS MK 1 GPIO_CS9 = 0 then ON. MK5 GTS CLK8MHZ GND HH1 GND 1 VCC3 VCC3 GND 1 PULSE IOW IRF7507 2 CLKOUT XCPOWER XCIO24 XCIO25 XCIO26 8 7 6 5 VCC3 IN3 IN1 D1 D1 D2 D2 YMUCLK YMUIRQ SCLK SYNC SDIN GND 10 K S1_N G1_N S2_P G2_P 100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81 80 79 78 77 76 VCC3 R18 CONNECTED to VCC3 When GPIO_CS9 = 0 IO IO IO IO IO GND IO IO IO VDD IN3 IN1 IN2 CLK0 GND IO IO IO VDD IO IO IO IO IO IO GND 1 2 3 4 GPIO_19 1 B U22 GND IO IO IO IO IO IO IO VDD IO IO IO GND VDD IO IO IO GND IO IO IO IO IO IO IO GPIO_19 = 1 then ON protected under GPL Toyozou PXW07530@nifty.ne.jp 8 1 2 3 4 A 6 7 8 J4 D E SD[0..15] F M53475-0809 VCC3 molex 53475-0809 5mm stack height header GPIO_CS20 MCEHA MCELA MCEHB MCELB RDYA RDYB REGA R2447 WPB ICDIR VCC3 VCC3 R2347 C33 1 WPA REGB 0.01 uF PCMRSTA PCMRSTB WAIT_A WAIT_B C32 CDA CDB 0.01 uF RSTA GND RSTB IOR PCMOE IOW PCMWE VCC3 PCMVCCB PCMVCCA GND VCC3 Morphy ONE Project R26 R25 10 K 10 K protected under GPL Toyozou PXW07530@nifty.ne.jp U23 G WAIT_A WAIT_B GND SD0 SD4 PCMAVCC PCMBVCC 2 C 80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49 48 47 46 45 44 43 42 41 1 B 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 2 SD1 SD6 SD3 SD5 SD2 SD10 SD7 SA24 SA21 SA22 SA18 SA23 SA20 SA25 SA19 SA14 SA17 SA12 SA15 SA13 SA16 SA11 SA10 SA9 SA8 SA7 SA6 SA3 SA5 SA4 SA1 SA2 SA0 SD8 SD9 SD11 SD15 SD13 SD12 SD14 SA[0..25] H 5 GND 1 2 3 A B GND 1G08 VCC 5 Y 4 WAIT_AB 1 2 3 4 5 6 7 CN1 1 2 3 4 A 8 7 6 5 MNA14 GPIO_CS6 GPIO_CS7 1 2 3 4 U25 8 7 6 5 MN10k GND GND 0.01 uF (AC through) XCIO[0..26] B J6 10 k (DC Corision Guard) HI -> <- Low C XCIO19 XCIO18 XCIO17 XCIO16 XCIO15 XCIO14 XCIO13 XCIO12 XCIO11 XCIO10 XCIO9 XCIO8 XCIO7 XCIO6 XCIO5 XCIO4 XCIO3 XCIO2 XCIO1 XCIO0 Network Register Rohm MNR-04 10k 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 XCIO23 XCIO22 XCIO21 XCIO20 XCIO24 Warning! too many current can't be supplied XCIO25 XCIO26 MIXIN HK-2-S VCC3 VCC3 1 TP12 XCPOWER D XCPOWER : ON/OFF VCC3 : ALWAYS ON M53475-0404 GND MOLEX 53475-0404 RSTDRVL YMUCLK E U24 VCC3 VCC3 SDIN 1 2 3 4 5 6 7 8 9 10 SYNC SCLK C34 0.1 uF F DVDD CLK_I SDIN IRQ SYNC TESTO SCLK RST AVSS TESTI VREF DVSS HPOUT SPVSS EQ1 SPOUT2 EQ2 SPOUT1 EQ3 AVDD YMU757 Rev2.5 20 19 18 17 16 15 14 13 12 11 YMUIRQ VCC3 J5 1 2 3 4 GND (TO SPEAKER & HeadPhone) MOLEX 53261-0490 molib02.LIB R28 L3 82 K When Child Board NOT used JP1 1 R27 GND 22 K C35 HHP-2T 1 2 0.1 uF GND G MIXIN C39 C40 SPKR C41 PULSE H C37 4.7 uF C36 2 0.1 uF 0.1 uF 0.1 uF 100 K R31 4.7 uF protected under GPL Toyozou PXW07530@nifty.ne.jp GND GRM42(3216) 100 K C38 Morphy ONE Project 33 K R30 VCC3 1 uH R29 0.1 uF R MCR-03(1608) Rohm C GRM-39(1608) murata L LQH1C1R0M04 murata M53261-04 8 1 2 3 4 5 6 7 8 A 1 0.01 uF 2 1 C48 C49 0.001 uF 2 C46 2 C44 1 1 C42 22 pF 2 33 pF 2 1 B C47 470 pF 2 470 pF 2 330 pF C45 1 C43 1 1 VCCA 15 pF 8 7 6 5 2 C GRM-39 murata C 4.7k 1 2 3 4 U26 MN4.7k LFHS D LFVID LFLS LFINT From "SUGAWARA" EcliptekECPSM29T is better than MC206 E GND 32KXTAL1 GND 3 2 Y1 32.768 K 2 15 pF X1 X2 4 C50 1 1 F G 32KXTAL2 EPSONMC206 CL = 15pF H Morphy ONE Project protected under GPL Toyozou PXW07530@nifty.ne.jp 1 2 3 4 5 6 MK SD6 39 42 SD4 SD3 38 43 SD5 37 44 SD2 36 45 SD10 35 46 SD7 34 47 33 48 32 49 MCEHA 31 50 MCELA 30 51 MCEHB 29 52 MCELB 55 REGA 25 56 REGB 24 57 20 19 18 17 16 15 14 13 12 11 GND VCC3 BEN BSA5 BSA3 BSA6 BPCMRSTB BSA7 23 58 CDA 22 59 CDB 21 60 WPA 20 61 WPB BSA8 BSA9 19 62 SA10 18 63 ICDIR SA9 17 64 VCC3 SA8 16 65 VCC3 SA7 15 66 GND SA6 14 67 PCMRSTA SA3 13 68 PCMRSTB SA5 12 69 WAIT_A SA4 11 70 WAIT_B SA1 10 71 GND SA2 9 72 IOR SA0 8 73 IOW SD8 7 74 PCMOE SD9 6 75 PCMWE SD11 5 76 GND SD15 4 77 SD13 3 78 PCMBVCC SD12 2 79 PCMAVCC SD14 1 80 GND 245A U13 VCC3 GND MCEHB MCELB GND BRDYB REGB SA10 BWAIT_B GND 1 2 3 4 5 6 7 8 9 10 T/R VCC A0 OE A1 B0 A2 B1 A3 B2 A4 B3 A5 B4 A6 B5 A7 B6 GND B7 U12 20 19 18 17 16 15 14 13 12 11 VCC3 BEN VCC3 GND MCEHA MCELA GND ARDYA REGA SA10 AWAIT_A GND BMCEHB BMCELB RDYB BREGB BSA10 WAIT_B 1 2 3 4 5 6 7 8 9 10 T/R VCC A0 OE A1 B0 A2 B1 A3 B2 A4 B3 A5 B4 A6 B5 A7 B6 GND B7 245A 20 19 18 17 16 15 14 13 12 11 VCC3 AEN AMCEHA AMCELA RDYA AREGA ASA10 WAIT_A 245A U8 VCC3 IOR SA4 IOW SA1 PCMOE SA2 PCMWE SA0 GND 1 2 3 4 5 6 7 8 9 10 245A T/R VCC A0 OE A1 B0 A2 B1 A3 B2 A4 B3 A5 B4 A6 B5 A7 B6 GND B7 20 19 18 17 16 15 14 13 12 11 VCC3 AEN 20 19 18 17 16 15 14 13 12 11 VCC3 BEN BSA0 BPCMWE BSA2 BPCMOE BSA1 BIOW BSA4 BIOR U9 GND 1 2 3 4 5 6 7 8 9 10 T/R VCC A0 OE A1 B0 A2 B1 A3 B2 A4 B3 A5 B4 A6 B5 A7 B6 GND B7 SD10 SD8 SD9 SD11 SD15 SD13 SD12 SD14 GND 1 2 3 4 5 6 7 8 9 10 T/R VCC A0 OE A1 B0 A2 B1 A3 B2 A4 B3 A5 B4 A6 B5 A7 B6 GND B7 U4 ICDIR G GND 1 2 3 4 5 6 7 8 9 10 VCC3 MCEHA AD10 AD8 AD9 AD11 AD15 AD13 AD12 AD14 245A T/R VCC A0 OE A1 B0 A2 B1 A3 B2 A4 B3 A5 B4 A6 B5 A7 B6 GND B7 20 19 18 17 16 15 14 13 12 11 245A FOOT B 1 GND D10 D9 D8 BVD1 BVD2 REG INPACK WAIT RESET VS2 CSEL VDD RDY/BUSY WE IOWR IORD VS1 CE2 D15 D14 D13 D12 D11 CD2 10k R25 10k AD4 R26 R30 10k R31 C7 R32 R9 BD4 R36 BMCEHB BD15 BD14 BD13 BD12 BD11 MK4 1 2 3 NC VCC A GND Y VCC3 5 4 AEN PCMBVCC GND 1 2 3 NC VCC A GND Y 5 4 BEN IRF7504 U5 PCMAVCC PCMBVCC VCC3 10k 10k 10k R13 BD8 R14 BD9 10k MK8 MK 10k R15 10k R16 10k R17 10k BD12 10k AD14 4.7 uF GND 10k BD11 R35 C2 4.7 uF 10k 10k BD10 10k AD13 C1 R4 POWERB BRDYB BPCMWE BIOW BIOR 10k R12 10k R34 10k BWAIT_B BPCMRSTB R11 10k AD12 POWERB R3 R10 10k R33 AD15 R8 BD3 BD7 10k AD9 AD11 R7 BD6 R29 AD8 VCC3 10k CDB CF-MA 1G04 10k BD2 10k AD7 VCC3 10k BD5 R28 10k R39 BREGB U6 R6 10k AD6 BD10 BD9 BD8 MK R5 10k R27 R40 WPB 50 49 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 U7 BD1 R24 AD3 AD10 1 2 GND D3 D4 D5 D6 D7 CE1 A10 OE A9 A8 A7 VDD A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 WP CD1 PCMAVCC GND BD0 10k AD2 4.7 uF H 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 1G04 10k R23 VCC3 GND BD3 BD4 BD5 BD6 BD7 BMCELB BSA10 BPCMOE BSA9 BSA8 BSA7 POWERB BSA6 BSA5 BSA4 BSA3 BSA2 BSA1 BSA0 BD0 BD1 BD2 WPB CDB MK6 10k AD5 VCC3 MCEHB BD14 BD12 BD13 BD15 BD11 BD9 BD8 BD10 J2 Gnd VCC3 R22 AD1 20 19 18 17 16 15 14 13 12 11 GND MK MK AD0 U2 ICDIR J1 R21 245A F MK3 1 VCC3 10k MK AIOR ASA4 AIOW ASA1 APCMOE ASA2 APCMWE ASA0 10k R38 CDA CF-MA 1 T/R VCC A0 OE A1 B0 A2 B1 A3 B2 A4 B3 A5 B4 A6 B5 A7 B6 GND B7 R37 WPA MK1 2 GND 26 ASA6 ASA3 ASA5 GND 1 GND 2 4.7 uF RDYB 4.7 uF 2 C5 RDYA 54 C3 4.7 uF 10k 1 GND 53 27 R2 8 7 6 5 1 VCC3 1 2 3 4 5 6 7 8 9 10 28 245A U11 VCC3 VCC3 AEN ASA9 ASA8 APCMRSTA ASA7 VCC3 C4 POWERA ARDYA APCMWE AIOW AIOR AMCEHA AD15 AD14 AD13 AD12 AD11 POWERA 10k D1 D1 D2 D2 C 20 19 18 17 16 15 14 13 12 11 R1 S1 G1 S2 G2 GND T/R VCC A0 OE A1 B0 A2 B1 A3 B2 A4 B3 A5 B4 A6 B5 A7 B6 GND B7 AREGA AWAIT_A APCMRSTA 1 GND 1 2 3 4 5 6 7 8 9 10 AD10 AD9 AD8 1 2 3 4 245A U10 VCC3 SA9 SA8 PCMRSTA SA7 PCMRSTB SA6 SA3 SA5 GND 50 49 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 1 SD0 GND D10 D9 D8 BVD1 BVD2 REG INPACK WAIT RESET VS2 CSEL VDD RDY/BUSY WE IOWR IORD VS1 CE2 D15 D14 D13 D12 D11 CD2 2 41 J3 GND D3 D4 D5 D6 D7 CE1 A10 OE A9 A8 A7 VDD A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 WP CD1 1 40 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 POWERB VCC3 MCELB BD7 BD2 BD5 BD3 BD6 BD4 BD1 BD0 SD1 AD3 AD4 AD5 AD6 AD7 AMCELA ASA10 APCMOE ASA9 ASA8 ASA7 POWERA ASA6 ASA5 ASA4 ASA3 ASA2 ASA1 ASA0 AD0 AD1 AD2 WPA CDA FOOT T/R VCC A0 OE A1 B0 A2 B1 A3 B2 A4 B3 A5 B4 A6 B5 A7 B6 GND B7 20 19 18 17 16 15 14 13 12 11 Gnd A GND 245A MK M52760 B B 1 2 3 4 5 6 7 8 9 10 GND POWERA 1 U3 ICDIR 4.7 uF FOOT GND T/R VCC A0 OE A1 B0 A2 B1 A3 B2 A4 B3 A5 B4 A6 B5 A7 B6 GND B7 GND A SD2 SD7 E 8 CF Child Board C6 VCC3 MCELA AD0 AD1 AD4 AD6 AD3 AD5 AD2 AD7 1 SD1 SD4 SD6 SD3 SD5 20 19 18 17 16 15 14 13 12 11 1 SD0 1 2 3 4 5 6 7 8 9 10 MK5 2 ICDIR 1 1 VCC3 U1 FOOT MK A D 7 MK2 2 MK7 R18 BD13 R19 BD14 10k 10k R20 10k BD15 10k Morphy ONE Project protected under GPL Toyozou PXW07530@nifty.ne.jp 14 (RD1) 14 8 (RD .24 1) .53 84 D2) (R
© Copyright 2024 Paperzz
