XS3200 FPGAボードマニュアル

ＸＳ３２００ＦＰＧＡボード
マニュアル
Rev １．2
■ 本マニュアルに使われている表示の意味 ■
！警告
この表示の注意事項を守らないと、使用者が死亡または
重傷を負う可能性が想定される内容を示しています。
！注意
この表示の注意事項を守らないと、使用者がけがをしたり、
物的障害の発生が考えられる内容を示しています。
目次
１．
はじめに ...............................................................................................................................4
２．
特長......................................................................................................................................4
３．
仕様......................................................................................................................................5
３-１．
本製品仕様 .......................................................................................................................5
３-２．
Ｉ／Ｏ..................................................................................................................................6
３-２-１．
接続用コネクタ ...............................................................................................................6
３-２-２．
コネクタ－ＦＰＧＡ端子対応表 ..........................................................................................6
３-２-３．
使用に制限の有るＩ／Ｏ ................................................................................................10
３-２-４．
半田ジャンパ................................................................................................................ 11
３-３．
ＦＰＧＡプログラムの作成とダウンロード.............................................................................13
３-３-１．
ＪＴＡＧ用コネクタの取り付け..........................................................................................13
３-４．
ＦＰＧＡボードの固定.........................................................................................................14
３-５．
別売オプション.................................................................................................................14
３-５-１．
固定用サポートセット ....................................................................................................14
３-５-２．
変換アダプタ ................................................................................................................14
３-５-３．
ベースボード実装用コネクタ..........................................................................................14
４．
保証・免責...........................................................................................................................15
５．
サポート ..............................................................................................................................15
１．はじめに
このたびは、【ＸＳ３２００ＦＰＧＡボード】をお買い求めいただきまことにありがとうございます。
このマニュアルは、製品の仕様や取り扱い方法について、説明しております。ご使用のまえに、この
マニュアルをよくお読みいただき、正しくご利用ください。
ご利用になる前に、以下の製品があることをご確認ください。
梱包内容
内容
数量
【ＸＳ３２００ＦＰＧＡボード】
1
ピンヘッダ６PIN（シングル２．５４ｍｍピッチ）
１
マニュアル（本書）
1
表１．梱包内容
２．特長
【ＸＳ３２００ＦＰＧＡボード】は、ザイリンクス社製ＦＰＧＡ【ＳＰＡＲＴＡＮ３】、コンフィギュレーションＲＯ
Ｍ、内部電源回路及び補助電源回路を搭載し、３．３Ｖ単一電源で使用することができるよう設計さ
れた小型ボードです。
ＳＰＡＲＴＡＮ３ＸＣ３Ｓ２００ＰＱ２０８ＦＰＧＡを搭載。
３．３Ｖ単一電源で動作します。
小型基板のため場所を取りません。
ＳＰＡＲＴＡＮ３ＸＣ３Ｓ２００のほとんどのＩ／Ｏピンがコネクタに接続され、使用することがで
きます。（ＩＯ＿Ｌ２３Ｐ＿６端子は弊社都合により接続されていません。また、ＪＴＡＧ用端子
はボード上２．５４ｍｍピッチコネクタにのみ接続されています。）
ザイリンクス社製【ＩＳＥＷｅｂＰＡＣＫ】（無償）で回路デザイン、プログラミングが可能です。
！
注意
【ＸＳ３２００ＦＰＧＡボード】にプログラミングをする場合は、必ずボードのＣＮＴ１，２のＶ
ＣＣ３．３Ｖ端子から電源を供給して下さい。
ＣＮＴ３のＪＴＡＧ端子にあるＶＣＣＡＵＸから電源を供給することはできません。
３．仕様
ＦＰＧＡの詳細な概要については、ザイリンクス社の資料をご覧ください。
３-１．
本製品仕様
項目
ＦＰＧＡ
仕様内容
ＸＣ３Ｓ２００ＰＱ２０８（ザイリンクス社製）
コンフィギュレーションＰＲＯＭＸＣＦ０１Ｓ（ザイリンクス社製）
電源電圧
サイズ
環境
3.0V～3.45V
４０×４０×６ｍｍ（Ｗ×Ｄ×Ｈコネクタ含まず）
動作温度・湿度－５～５０℃ ２０～９０％ (ただし結露なきこと)
保存温度・湿度－２０～８０℃ ２０～９０％ (ただし結露なきこと)
表３－１．製品仕様
３-２．Ｉ／Ｏ
３-２-１．
接続用コネクタ
本ボードの接続用コネクタは以下の通りです。
逆挿し防止のため、ＣＮＴ１にヘッダー側、ＣＮＴ２にレセプタクル側を取り付けてあります。
取り付け基板にはＣＮＴ１側にレセプタクル、ＣＮＴ２側にヘッダーを実装して下さい。
取り付け基板側コネクタは付属しておりませんので、お客さまでそれぞれ手配願います。
２．５４ｍｍピッチユニバーサル基板に実装される場合は、別売のピッチ変換アダプタをご利
用いただけます。
ＣＮＴ番号
メーカー
ＦＰＧＡボード側コネクタ
取り付け基板側コネクタ
１
ヒロセ電機
DF17(4.0)-80DP-0.5V(57)
DF17(4.0)-80DS-0.5V(57)
２
ヒロセ電機
DF17(4.0)-80DS-0.5V(57)
DF17(4.0)-80DP-0.5V(57)
表３－２．コネクタ型番
３-２-２．
コネクタ－ＦＰＧＡ端子対応表
● ＣＮＴ３（コンフィギュレーションＰＲＯＭ書き込み JTAG 用）
ＣＮＴ３
ＸＣＦ０１Ｓ端子名称
１
VCCAUX ※注意
２
GND
３
TCK
４
TDO
５
TDI
６
TMS
表３－３．ＪＴＡＧ端子
！
注意
ＶＣＣＡＵＸ端子はＪＴＡＧプログラマにＩ／Ｏ電圧を供給する端子です。この端子に電
圧を印加しないで下さい。
● ＣＮＴ１
CNT1
１０１
１０２
１０３
１０４
１０５
１０６
１０７
１０８
１０９
１１０
１１１
１１２
１１３
１１４
１１５
１１６
１１７
１１８
１１９
１２０
１２１
１２２
１２３
１２４
１２５
１２６
１２７
１２８
１２９
１３０
１３１
１３２
１３３
１３４
１３５
１３６
１３７
１３８
１３９
１４０
FPGA
FPGA
端子名称
端子番号
IO_L01N_2 / VRP_2
IO_L01P_2 / VRN_2
IO_VREF_2
IO_L19N_2
IO_L19P_2
IO_L20N_2
IO_L20P_2
IO_L21N_2
IO_L21P_2
IO_L22N_2
IO_L22P_2
IO_L23N_2 / VREF_2
IO_L23P_2
IO_L24N_2
IO_L24P_2
IO_L39N_2
IO_L39P_2
IO_L40N_2
IO_L40P_2 / VREF_2
GND
IO_L40N_3 / VREF_3
IO_L40P_3
IO_L39N_3
IO_L39P_3
IO_L24N_3
IO_L24P_3
IO_L23N_3
IO_L23P_3 / VREF_3
IO_L22N_3
IO_L22P_3
IO_L21N_3
IO_L21P_3
IO_L20N_3
IO_L20P_3
IO_L19N_3
IO_L19P_3
IO_L17N_3
IO_L17P_3 / VREF_3
IO_L01N_3 / VRP_3
IO_L01P_3 / VRN_3
CNT1
FPGA
FPGA
端子名称
端子番号
156
１４１ VCCO_2 , 3 ※
155
１４２ VCCO_2 , 3 ※
154
１４３ GND
152
１４４ IO_L01P_1 / VRN_1
150
１４５ IO_L01N_1 / VRP_1
149
１４６ IO_L10P_1
148
１４７ IO_L10N_1 / VREF_1
147
１４８ IO
146
１４９ IO_L_27P_1
144
１５０ IO_L_27N_1
143
１５１ IO_L_28P_1
141
１５２ IO_L_28N_1
140
１５３ IO
139
１５４ IO_L_31P_1
138
１５５ IO_L_31N_1 / VREF_1
137
１５６ IO_L_32P_1 / GCLK4
135
１５７ IO_L_32N_1 / GCLK5
133
１５８ GND
132
１５９ IO
※１
１６０ IO_L32P_0 / GCLK6
131
１６１ IO_L32N_0 / GCLK7
130
１６２ IO_L31P_0 / VREF_0
128
１６３ IO_L31N_0
126
１６４ IO
125
１６５ IO_L30P_0
124
１６６ IO_L30N_0
123
１６７ IO_L27P_0
122
１６８ IO_L27N_0
120
１６９ IO
119
１７０ IO_L25P_0
117
１７１ IO_L25N_0
116
１７２ IO / VREF_0
115
１７３ IO_L01P_0 / VRN_0
114
１７４ IO_L01N_0 / VRP_0
113
１７５ IO / VREF_0
111
１７６ GND
109
１７７ VCCO_0 , 1 ※
108
１７８ VCCO_0 , 1 ※
107
１７９ VCC3.3V
106
１８０ VCC3.3V
表３－４．ＣＮＴ１ピンアサイン
110,127,
136,153
※１
161
162
165
166
167
168
169
171
172
175
176
178
180
181
※１
182
183
184
185
187
189
190
191
194
196
197
198
199
200
203
204
205
※１
163,177,
188,201
● ＣＮＴ２
CNT2
２０１
２０２
２０３
２０４
２０５
２０６
２０７
２０８
２０９
２１０
２１１
２１２
２１３
２１４
２１５
２１６
２１７
２１８
２１９
２２０
２２１
２２２
２２３
２２４
２２５
２２６
２２７
２２８
２２９
２３０
２３１
２３２
２３３
２３４
２３５
２３６
２３７
２３８
２３９
２４０
FPGA
FPGA
端子名称
端子番号
PROG_B
CCLK
IO_L01P_7 / VRN_7
IO_L01N_7 / VRP_7
IO_L16P_7 / VREF_7
IO_L16N_7
IO_L19P_7
IO_L19N_7 / VREF_7
IO_L20P_7
IO_L20N_7
IO_L21P_7
IO_L21N_7
IO_L22P_7
IO_L22N_7
IO_L23P_7
IO_L23N_7
IO_L24P_7
IO_L24N_7
IO_L39P_7
IO_L39N_7
IO_L40P_7
IO_L40N_7 / VREF_7
IO_L40P_6 / VREF_6
IO_L40N_6
IO_L39P_6
IO_L39N_6
IO_L24P_6
IO_L24N_6 / VREF_6
IO_L23N_6
IO_L22P_6
IO_L22N_6
IO_L21P_6
IO_L21N_6
IO_L20P_6
IO_L20N_6
IO_L19P_6
IO_L19N_6
IO / VREF_6
IO_L01P_6 / VRN_6
IO_L01N_6 / VRP_6
CNT2
FPGA
FPGA
端子名称
端子番号
207
２４１ VCCO_4 , 5 ※
104
２４２ VCCO_4 , 5 ※
2
２４３ GND
3
２４４ DONE
4
２４５ IO_L27N_4 / DIN / D0
5
２４６ IO_L31N_4 / INIT_B
7
２４７ IO / VREF_4
9
２４８ IO_L01N_4 / VRP_4
10
２４９ IO_L01P_4 / VRN_4
11
２５０ IO
12
２５１ IO / VREF_4
13
２５２ IO_L25N_4
15
２５３ IO_L25P_4
16
２５４ IO
18
２５５ IO_L27P_4 / D1
19
２５６ IO_L30N_4 / D2
20
２５７ IO_L30P_4 / D3
21
２５８ IO / VREF_4
22
２５９ IO_L31P_4 / DOUT / BUSY
24
２６０ IO_L32N_4 / GCLK1
26
２６１ IO_L32P_4 / GCLK0
27
２６２ GND
28
２６３ IO / VREF_5
29
２６４ IO_L32N_5 / GCLK3
31
２６５ IO_L32P_5 / GCLK2
33
２６６ IO_L31N_5 / D4
34
２６７ IO_L31P_5 / D5
35
２６８ IO
37
２６９ IO_L28N_5 / D6
39
２７０ IO_L28P_5 / D7
40
２７１ IO_L27N_5 / VREF_5
42
２７２ IO_L27P_5
43
２７３ IO
44
２７４ IO_L10N_5 / VRP_5
45
２７５ IO_L10P_5 / VRN_5
46
２７６ IO_L01N_5 / RDWR_B
48
２７７ IO_L01P_5 / CS_B
50
２７８ GND
51
２７９ VCCO_6 , 7 ※
52
２８０ VCCO_6 , 7 ※
表３－５．ＣＮＴ２ピンアサイン
60,73,
84,98
※１
103
92
83
102
101
100
97
96
95
94
93
90
87
86
85
81
80
79
※１
78
77
76
74
72
71
68
67
65
64
63
62
61
58
57
※１
6,23,
32,49
※
VCCO_0,1、VCCO_2,3、VCCO_4,5、VCCO_6,7 端子にはそれぞれＩ／Ｏ電源電圧（１．１４Ｖ～
３．４５Ｖ）を加えて下さい。
！
注意
Ｉ／Ｏ電圧はシングルエンドＩ／Ｏの規格により異なります。
Ｉ／Ｏ電源は２バンク毎共通です。インターフェース規格、電源電圧に十分ご注意下さ
い。
詳細はザイリンクス社ＳＰＡＲＴＡＮ３のデータシートをご確認下さい。
※
単電源でお使いの場合は VCCO_0,1、VCCO_2,3、VCCO_4,5、VCCO_6,7 端子に VCC3.3V 端子と
共通の電源（3.0V～3.45V）を接続して下さい。
但し、この場合シングルエンドＩ／Ｏは全て３．３V の I/O として下さい。（ＬＶＴＴＬ, LVCMOS33 等）
※１ＧＮＤは本ボード内で共通です。ＦＰＧＡ、コンフィギュレーションＰＲＯＭ、電源ＩＣの各ＧＮＤ端子
に接続されています。
３-２-３．
使用に制限の有るＩ／Ｏ
以下の端子は、コンフィギュレーションＰＲＯＭを取り外し、外部からコンフィギュレーションを
実行する場合にのみ使用します。
外部からのコンフィギュレーションを行わない場合、何も接続しないで下さい。
※
コンフィギュレーション終了のタイミングを検出する必要がある場合は、ＤＯＮＥ端子を入
力ポートに接続して下さい。
CNT2
FPGA
FPGA
端子名称
端子番号
内容
２０１
PROG_B
207
コンフィギュレーション専用ピン
２０２
CCLK
104
コンフィギュレーション専用ピン
２４４
DONE（出力専用）
103
コンフィギュレーション専用ピン
コンフィギュレーション終了時、Ｌから
Ｈに遷移します。
表３－６．コンフィギュレーション専用ピン
また、以下の端子はコンフィギュレーション実行中にも使用されています。
回路設計時には充分注意してください。
CNT2
２４５
FPGA
FPGA
端子名称
端子番号
IO_L27N_4 / DIN / D0
92
内容
デュアルモードピン
コンフィギュレーション終了後は
ユーザーＩ／Ｏとして使用可能
２４６
IO_L31N_4 / INIT_B
83
デュアルモードピン
コンフィギュレーション終了後は
ユーザーＩ／Ｏとして使用可能
表３－７．デュアルモードピン
詳細はザイリンクス社ＳＰＡＲＴＡＮ３のデータシートを参照して下さい。
３-２-４．
半田ジャンパ
このＦＰＧＡボードは４箇所の半田ジャンパと６箇所のカットジャンパ※１があり、そ
れぞれ下表のような機能を持っています。
ＣＪ３
ＣＪ２
ＣＪ６
ＣＪ５
ＣＪ４
ＨＪ３
ＨＪ２
ＨＪ１
ＨＪ４
ＣＪ１
● 半田ジャンパー
Ｎｏ．
ＨＪ１
ＨＪ２
ＨＪ３
状態
内容
ショート
コンフィギュレーションモード設定用です。
（出荷時）
出荷時はマスターシリアルモードに設定され、搭載されているＰＲＯＭからコン
ショート
フィギュレーションを行います。
（出荷時）
他の設定については回路図及びＳＰＡＲＴＡＮ３のデータシートを参照して下さ
ショート
い。
（出荷時）
ショート
ＨＪ４
コンフィギュレーションモードをＪＴＡＧに設定し、ＪＴＡＧコネクタからＦＰＧＡを直
接アクセスします。
オープン
ＪＴＡＧコネクタＣＮＴ３からコンフィギュレーションＰＲＯＭにプログラムを書き
（出荷時）
込みます。
● カットジャンパー
※１カットジャンパとは半田ジャンパ用のＰＡＤが初期状態でショートしているパターンです。
必要に応じてパターンカットして使用します。便宜上カットジャンパと呼称します。
Ｎｏ．
ＣＪ１
状態
内容
ショート
ＦＰＧＡの HSWAP_EN 端子を‘Ｌ’レベルにします。
（出荷時）
コンフィギュレーション終了までユーザーＩ／Ｏのプルアップを有効にします。
オープン
コンフィギュレーション終了までユーザーＩ／Ｏのプルアップを無効にします。
（カット）
ショート
ＣＪ２
（出荷時）
オープン
ＦＰＧＡのＤＩＮ端子、ＰＲＯＭのＤ０端子をＣＮＴ２に接続します。
外部からコンフィギュレーションを行う場合注１や、ＤＩＮ端子をコンフィギュレーシ
ョン後にユーザーＩ／Ｏとして使用する場合、ショートしておいて下さい。
ＦＰＧＡのＤＩＮ端子、ＰＲＯＭのＤ０端子をＣＮＴ２から切り離します。
（カット）
ＣＪ３
ショート
ＦＰＧＡのＤＯＮＥ端子、ＰＲＯＭのＣＥ端子をＣＮＴ２に接続します。
（出荷時）
外部からコンフィギュレーションを行う場合注１、ショートしておいて下さい。
オープン
ＦＰＧＡのＤＯＮＥ端子、ＰＲＯＭのＣＥ端子をＣＮＴ２から切り離します。
（カット）
ＦＰＧＡのＩＮＩＴ＿Ｂ端子、ＰＲＯＭのＯＥ／ＲＥＳＥＴ端子をＣＮＴ２に接続しま
ＣＪ４
ＣＪ５
ショート
す。
（出荷時）
外部からコンフィギュレーションを行う場合や、ＤＩＮ端子をコンフィギュレーショ
ン後にユーザーＩ／Ｏとして使用する場合注１、ショートしておいて下さい。
オープン
ＦＰＧＡのＩＮＩＴ＿Ｂ端子、ＰＲＯＭのＯＥ／ＲＥＳＥＴ端子をＣＮＴ２から切り離し
（カット）
ます。
ショート
ＦＰＧＡのＰＲＯＧ＿Ｂ端子、ＰＲＯＭのＣＦ端子をＣＮＴ２に接続します。
（出荷時）
外部からコンフィギュレーションを行う場合注１、ショートしておいて下さい。
オープン
ＦＰＧＡのＰＲＯＧ＿Ｂ端子、ＰＲＯＭのＣＦ端子をＣＮＴ２から切り離します。
（カット）
ＣＪ６
ショート
ＦＰＧＡのＣＣＬＫ端子、ＰＲＯＭのＣＬＫ端子をＣＮＴ２に接続します。
（出荷時）
外部からコンフィギュレーションを行う場合注１、ショートしておいて下さい。
オープン
ＦＰＧＡのＣＣＬＫ端子、ＰＲＯＭのＣＬＫ端子をＣＮＴ２から切り離します。
（カット）
！
注１
外部からコンフィギュレーションを行う場合は、コンフィギュレーションＰＲＯＭを取り外す
必要があります。
※
コンフィギュレーションＰＲＯＭを使用せずＣＰＵなどからコンフィギュレーションを行う方法は、ザイリ
ンクス社ＳＰＡＲＴＡＮ３のデータシートを参照して下さい。
３-３．
ＦＰＧＡプログラムの作成とダウンロード
ＦＰＧＡプログラムの作成にはザイリンクス社製【ＩＳＥＷｅｂＰＡＣＫ】（無償）ご用意ください。
書き込みは、ＪＴＡＧ用コネクタからザイリンクス社のダウンロードケーブルを使用し、搭載してあるコ
ンフィギュレーションＰＲＯＭ※に書き込みを行って下さい。
※ 本ＦＰＧＡボードに搭載されているコンフィギュレーションＰＲＯＭは、ザイリンクス社ＸＣＦ０１Ｓ
で、再書き込みが可能です。
３-３-１．
ＪＴＡＧ用コネクタの取り付け
本ＦＰＧＡボードにはＪＴＡＧ用コネクタとして６ピンのピンヘッダー写真（左）が同梱されていま
す。これを写真（右）のように半田付けして使用します。
実際の書き込み方法は、書き込みツール、ダウンロードケーブルの説明書を参照して下さ
い。
！
注意
ＪＴＡＧコネクタにダウンロードケーブルを正しく接続しないと、本ボードまたはダウンロー
ドケーブルを破壊する可能性があります。
また、書き込み時は必ずＣＮＴ１，２から電源を供給して下さい。
ＪＴＡＧコネクタのピンアサインは、３-３-２．コネクタ－ＦＰＧＡ端子対応表ＣＮＴ３（コンフ
ィギュレーションＰＲＯＭ書き込み JTAG 用）を参照して下さい。
３-４．
ＦＰＧＡボードの固定
本ＦＰＧＡボードの角２箇所に取り付け固定用のネジ穴があります。
ベース基板に本ボードを固定する場合は、長さ８ｍｍのスペーサー等を使用してＭ２のネジで固
定して下さい。
３-５．別売オプション
３-５-１．固定用サポートセット
本ボードをベース基板に固定するための金属スペーサーとネジのセットです。
固定したいけれどもスペーサーが入手できないというお客さまはご利用下さい。
３-５-２．
変換アダプタ
本ボードのコネクタは一般的な２．５４ｍｍピッチではないため、ユニバーサル基板などに直接実
装することができません。
そのため、別売オプションとして変換アダプタをご用意してあります。
ＰＣＢを作ることができない方や、ＰＣＢを作る前にユニバーサル基板で試作してみたい方はこちら
をご利用下さい。
３-５-３．
ベースボード実装用コネクタ
本ボードをベース基板に取り付けるコネクタ（ヘッダー／レセプタクル）のセットです。
コネクタが入手困難なお客さまはご利用下さい。
４．保証・免責
製品ご購入から 3 ヶ月(使用条件による)､初期不良以外の保証は有償となります。
製品販売終了から一定の期間を過ぎますと、部品メーカ等の販売等など修理できなくなる事がありま
す。
免責
以下の事柄について弊社はいかなる責任も負いません。
！
警告
•
本製品によるデータの破損、消滅の損失。
•
本製品によりもたらされるべき、効果及び利益の損失。
•
本製品によるその他いかなる損失、障害、事故、異常等。
•
本製品の改造等により発生した事柄。
•
人命にかかわるシステムには使用出来ません。
•
本マニュアルについて無断で複写、引用、配布することはお断りいたします。
•
仕様及び本マニュアルは、予告無く変更する事があります。最新の資料は、弊社ホ
ームページよりダウンロードできます。
５．サポート
製品ならびに、本マニュアルの内容についてご不明な点がございましたら、お問合せください。
有限会社サンテック
e-mail suntech@po.shiojiri.ne.jp
URL
http://suntech.incoming.jp/index.html
ＳＰＡＲＴＡＮ、ＳＰＡＲＴＡＮ３、ＩＳＥＷｅｂＰＡＣＫは、米国Ｘｉｌｉｎｘ，Ｉｎｃ．の登録商標です。
本文に引用される商品名および製品名はすべてその個々の会社または個人に所有権および著作権があります。
２００６／７／７
２００６／９／２５
２００７／４／２３
Ｒｅｖ．１．０（初版）
Ｒｅｖ．１．１３．３ＶＩ／Ｏに関する記載にＬＶＣＭＯＳ３３を追加、URL アドレスを変更
Ｒｅｖ．１．２プリント板シルク変更によるコネクタ番号の修正、モジュールの記載をボードに変更
有限会社サンテック
〒３９９－０７１２長野県塩尻市塩尻町４３４
ｅ－ｍａｉｌ suntech@po.shiojiri.ne.jp
ＵＲＬ
http://suntech.incoming.jp/index.html

Download Report