pdf document - 千葉大学関屋・小室研究室

社団法人電子情報通信学会
THE INSTITUTE OF ELECTRONICS,
INFORMATION AND COMMUNICATION ENGINEERS
信学技報
TECHNICAL REPORT OF IEICE.
共振回路の Q 値およびスイッチの時比率とオン抵抗を考慮した
DE-E 級 dc/dc コンバータの設計
関屋大雄†
呂建明†
谷萩隆嗣†
† 千葉大学大学院自然科学研究科
〒 263-8522 千葉市稲毛区弥生町 1-33
E-mail: †sekiya@faculty.chiba-u.jp
DE-E 級 dc/dc コンバータは 1 MHz 以上という高い動作周波数の下で高電力変換効率が達成可能な回路
あらまし
である. しかしながら, 設計をするにあたりいくつかの仮定, 理想化を行わなければならないという問題点がある. 本
研究では, DE-E 級 dc/dc コンバータにおいて, あらゆる共振回路の Q 値およびスイッチの時比率とオン抵抗に対応
できる設計方法を提案する. 提案する設計方法は, ルンゲ・クッタ法とニュートン法を組み合わせ, 設計値の導出を数
値的に行うものである. 提案する設計方法を用い様々な条件下での設計値, 動作特性を示す. さらに回路実験を行い,
提案する設計方法の妥当性を示す.
キーワード
DE-E 級 dc/dc コンバータ, DE 級インバータ, E 級整流器, ルンゲ・クッタ法, ニュートン法
Design of Class DE–E dc/dc Converters with Any Output Q
of The Inverter, Any Duty Ratio and Switch on Resistance
Hiroo SEKIYA† , Jianming LU† , and Takashi YAHAGI†
† Graduate School of Science and Technology, Chiba University
1-33, Yayoi-cho, Inage-ku, Chiba, 263-8522 JAPAN
E-mail: †sekiya@faculty.chiba-u.jp
Abstract Class DE-E dc/dc converter, which is one of the high-efficiency power sources, has ability to operate at
MHz order with high power conversion efficiency. However, We have to need many assumptions in order to design
class DE-E dc/dc converter. This paper presents a novel design procedure for class DE-E dc/dc converter. It is
possible to design class DE-E dc/dc converters under any conditions. Our design procedure consists of Runge-Kutta
method and Newton method. By using these methods, we can derive the values of elements numerically. We give
the design and the performance curves of class DE-E dc/dc converter and discuss about them. By carrying out the
circuit experiments, we show the validity of the proposed design procedure.
Key words Class DE-E dc/dc converter, Class DE inverter, Class E rectifier, Runge-Kutta method, Newton
method
1. はじめに
スイッチの時比率を 25% とし, その動作を理想的にするなどの
条件下でのみ設計が可能であった. インバータの出力電流を正
DE-E 級 dc/dc コンバータ [1] は DE 級インバータ [2] およ
弦波と仮定するためには共振回路の Q 値を高くしなければな
び E 級整流器 [3] より構成される回路である. DE 級インバー
らない. しかし, Q 値を高くすると共振回路にかかる電圧が大
タおよび E 級整流器は E 級動作条件と呼ばれるスイッチング
きくなるため高出力が要求される場合には Q 値を小さくする
条件を満足する. 従って, 85% 以上の高電力変換効率が MHz
ことが求められる. スイッチの時比率が変化すると, スイッチ
単位の動作周波数下で可能であり, 様々な応用が期待されてい
の出力性能が変化する. 従ってスイッチの時比率に依存しない
る. しかしながら E 級動作条件は厳しいスイッチング条件であ
回路設計が要求される. さらに従来の方法では, スイッチの動
るため, 回路設計が非常に難しいという問題点がある. 従来の
作を理想化するため, スイッチのオン抵抗は考慮しないで設計
設計方法 [1] では, インバータの出力電流を正弦波と仮定する,
される. しかし, スイッチのオン抵抗での電力損失は電力変換
—1—
5
Dr1
Class E rectifier
Class DE inverter
0
iCS2
CS2
S2
Dr2
OFF
OFF
π
π/2
OFF
3π/2
θ
2π
Dr1
vS2
VI
iS2
ON
20
π
θ
2π
π
θ
2π
0
Lf
L0 C0
i v
D
vS1
iCS1
CS1
Dr1
CD
if
vD Cf
20
vf
vS1
iS1
S1
R
iD
vS1
0
20
iS1
iS2
vS2
CS1
S1
iD
v
i
vS1
iCS1
CS2
S2
L0 C0
D
VI
Io
S2
L0 C0
rS2
VI
iS1
CS1
S1
i
vS1
iCS1
S1
CS1
(b)
Ri
図 2 DE-E 級 dc/dc コンバータにおける波形図. f = 1.0MHz,
R = 10Ω, VI = 20V, Vo = 5.0V, K = 10 and DS = 0.25.
VI , vS1 and vD : 20V/div. Horizontal : 400ns/div.
Fig. 2 Waveforms of class DE-E dc/dc converter for f = 1.0MHz,
R = 10Ω, VI = 20V, Vo = 5.0V, K = 10 and DS = 0.25.
L0 C0
rS1
θ
2π
(a) 数値計算. (b) 回路実験. Vertical: Dr1 and vf : 5V/div,
vS2
i
π
v
rL0
Lf
rLf
Io
iS1
0
Ci
iCS2
CS2
vf
5
vS2
(b)
iS2
θ
2π
(a)
vD
CD
π
iCS2
vf
S2
VI
0
iCS2
CS2
vD
vD
(a)
iS2
VI
Io
VI
iD
v
D
vS1
iCS1
CD
vD Cf
vf
(a) Numerical calculations. (b) Circuit experiments. Vertical: Dr1 and vf : 5V/div, VI , vS1 and vD : 20V/div.
if
R
rD
(c)
図 1 DE-E 級 dc/dc コンバータ. (a) DE-E 級 dc/dc コンバータの
Horizontal : 400ns/div.
示す. スイッチ電圧 vS1 は電圧およびその傾きが零のときにス
イッチがオンになるという E 級動作条件を満足している.
回路構成. (b) 従来の設計法における等価回路. (c) 提案する設
従来の DE-E 級 dc/dc コンバータの設計は二つに分けるこ
計法における等価回路.
Fig. 1 Class DE-E dc/dc converter. (a) Circuit topology of class
とができる. 一つは DE 級インバータの設計, もう一つは E 級
DE-E dc/dc converter. (b) Equivalent circuit for classi-
整流器の設計である. 従来の設計ではまず E 級整流器を設計し,
cal design procedure. (c) Equivalent circuit for proposed
E 級整流器の等価キャパシタンス Ci 及び等価抵抗 Ri を導出
design procedure
する. そして図 1 (b) のような等価回路を用い, DE 級増幅器
を設計する. このとき E 級整流器の設計は文献 [3] の解析より
効率に大きな影響を及ぼすため, スイッチのオン抵抗を考慮し
行うため, 入力電流が正弦波である必要がある. もし, 入力電流
た設計を行うことは重要である. このように, 従来必要とされ
が正弦波でない場合, 文献 [3] の解析結果を用いることができな
る仮定を用いず, 様々な仕様の下で適用できる設計方法の確立
いため, 整流器が設計できない. 一方, インバータの出力電流を
が求められている.
正弦波にするためには, 共振回路の Q 値を大きくしなければな
一方, 近年 E 級増幅器において, 数値的に設計値を導出する
らない. 従って, 従来の設計ではインバータの共振回路の Q 値
アルゴリズムが提案された [4]. この方法は, 回路方程式を導出
が十分に大きいという仮定が必要であった. 一方, インバータ
することができれば, 回路の理想化, 仮定を行わずに設計するこ
の設計は文献 [2] の解析に基づいて設計が行われる. この解析
とができる. この手法を DE-E 級 dc/dc コンバータの設計に
においては, スイッチの時比率が 25% であるとの制約があり,
適用できれば, 理想化, 仮定を行うことなく様々な設計仕様の下
さらにスイッチのオン抵抗は考慮されていない. よって, 従来
で回路が設計できると考えられる.
の設計ではスイッチの時比率, オン抵抗を考慮した設計は不可
本研究では, DE-E 級 dc/dc コンバータにおいて, あらゆる
能である. 本研究では, これらの制限を全て取り去った設計方
共振回路の Q 値およびスイッチの時比率とオン抵抗に対応で
法を提案する. 本研究における回路の等価回路は図 1 (c) のよ
きる設計方法を提案する. 提案する設計方法を用い様々な条件
うになる. ここでは共振回路の Q 値, スイッチの時比率に制限
下での設計値, 動作特性を示す. さらに回路実験を行い, 提案す
はないものとし, スイッチのオン抵抗 rS1 , rS2 , rD を考慮する.
る設計方法の妥当性を示す.
2. DE-E 級 dc/dc コンバータ
図 1 (a) に DE-E 級 dc/dc コンバータの回路構成を示す.
DE-E 級 dc/dc コンバータは DE 級インバータと E 級整流器
3. 提案する設計方法
本章では提案する設計方法について述べる. 本研究で提案す
る設計手法は波形式を用いない E 級増幅器の設計方法 [4] に基
づいている.
より構成される. 図の左側が DE 級インバータ, 右側が E 級整
3. 1 仮定およびパラメータの定義
流器となる. 図 2 に DE-E 級 dc/dc コンバータの動作波形を
まず, 以下の仮定を行う. これらの仮定は本研究の中で行う
—2—
ものであり, これらの仮定を行わなくてもコンバータを設計す
のように書き直すことができる. ここで
ることができる.
R, Lf , Cf , rS , rD , rL0 , rLf , DS ] ∈ R
T
1) 能動素子 S1 , S2 , D のスイッチの切り替わり時間は零とし,
=[A, B, J, K, VI ,
13
である.
3. 3 接続条件
3) シャントキャパシタ CS2 , CS2 , CD は能動素子の寄生容量
x0 およ
びあらゆるシステムパラメータ : x(0) = '(0, x0 , ) = x0
に対し, x(θ) = '(θ, x0 , ) = [ϕ1 , ϕ2 , · · · , ϕ6 ]T という解を持
を含む.
つとする. もしコンバータが定常状態にあるならば,
今, 式 (1) が −∞ < θ < ∞ において, 任意の初期値
オフ抵抗は無限大, オン抵抗は rS1 , rS2 , rD とする.
2) 全ての受動素子の理想動作 (線形動作) を仮定する.
次に, 以下のパラメータを定義する.
√
1) ω0 = 2πf0 = 1/ L0 C0 : 共振角周波数.
'(θ + 2π, x0 , ) = '(θ, x0 , )
3) B = C0 /CS = C0 /(CS1 + CS2 ) : 共振回路のキャパシタと
スイッチのシャントキャパシタの比.
'(2π, x0 , ) − '(0, x0 , ) = 0
トキャパシタの比.
この定義はインバータにおける Q 値の定義と似ており, あらゆ
る K で回路の設計が可能であるということは, あらゆるイン
バータの Q 値で設計が可能であることと等価である.
3. 4 E 級動作条件
バータにおける E 級動作条件を考慮しなくてはならない. E 級
動作条件とはスイッチの電圧およびその傾きが零となるところ
でスイッチがオンとなる条件である. 従って, スイッチ S1 の E
級動作条件は次式のように与えられる.
6) rL0 , rLf : 共振インダクタ L0 とフィルタインダクタ Lf の
等価直列抵抗.
ϕ1 (2π, x0 , ) = 0,
dϕ1 (θ, x0 , )
dθ
7) DS : スイッチの時比率. 0 < DS < 0.5 で定義される.
3. 2 回路方程式
回路設計においては, 0 <
=θ<
= 2π での回路動作を考える. こ
こで θ = ωt は角時間を表す. 図 1 (c) の回路において, 回路方
程式は次のように表される.














dθ
dvD
dθ
dif
dθ
dvf
dθ
n
=
=
=
=
(7)
DE-E 級 dc/dc コンバータを設計するためには, DE 級イン
5) K = ωL0 /R : 共振回路のインダクタとキャパシタの関係.
=
∈ R6
が θ = 0 と θ = 2π の接続条件として与えられる.
4) J = C0 /CD : 共振回路のキャパシタとダイオードのシャン
=
(6)
が与えられる. よって
2) A = (f0 /f )2 = (ω0 /ω)2 : 共振周波数と動作周波数の比.

dvS1



dθ



di




dθ


dv


∀θ
³
VI
1
1
ABKR
−
+
RS2
RS1
RS2
1
(vS − v − vD − rL0 i)
KR
AKRi
³
´
vD
AJKR i −
− if
RD
1
(vD − vf − rLf if )
2πf Lf ³
´
vf
1
if −
.
2πf Cf
R
´
θ=2π
(8)
=
−ABKRϕ2 (2π, x0 , ) = 0. (9)
ここで, 式 (8) は零電圧スイッチング, 式 (9) はスイッチングの
際の電圧の傾きが零となる条件を示している.
3. 5 出力電圧
低域通過フィルタ Lf − Cf を通過するため, 電圧 vf は出力
o
電圧 Vo と等しくなる. しかしながら, 厳密には vf は微小な交
vS1 − i
流成分を持つ. 交流成分を考慮した場合, 出力電圧 Vo は
1
2π
Vo =
(1)
Z
2π
ϕ6 (θ, x0 , ) dθ.
(10)
0
と表すことができる. よって
Z
2π
ϕ6 (θ, x0 , ) dθ − 2πVo = 0.
(11)
0
が関係式として与えられる.
上式において, RS1 , RS2 , RD はスイッチ S1 , S2 , ダイオード
3. 6 設計方程式
D の状態を抵抗として表している. 今, θ = 0 でスイッチ S1 が
以上の考察から, DE-E 級 dc/dc コンバータの設計は代数方
オンになったと定義すると, RS1 , RS2 , RD は仮定 1 より以下
程式 (7), (8), (9), (11) の解の導出に帰着することが分かる. のように表すことができる.
20 の未知変数,
(
RS1 =
rS1
for
∞
for
(
RS2 =
rS2
for
∞
for
∞
for
rD
for
x(θ) = [x1 , x2 , · · · , x6 ]T
よって, 20 の未知変数の中で 9 個を設計パラメータとして考え
0<
= θ < 2πDS .
2πDS <
= θ < 2π
(2)
x0 , A, B, J
を設計パラメータとする. そして
残りの変数を設計仕様として与える. 特に Lf , Cf は出力電圧
= [vS1 , i, v, vD , if , vf ]T ∈
F (x0 , A, B, J)




=









vD >
=0
vD < 0
(4)
R6
と定義
するとき, 式 (1) は
dx
= f (θ, x, ),
dθ
る. 本研究では,
の交流成分が無視できるように決定する. 結果として, 設計に
π<
= θ < π + 2πDS .
(3)
関する代数方程式は以下のようにまとめることができる.
<
<
0 = θ < π, π + 2πDS = θ < 2π
(
RD =
x0 , , Vo に対し 9 元連立方程式が与えられる.
'(2π, x0 , A, B, J) − '(0, x0 , A, B, J)
ϕ1 (2π, x0 , )
ϕ2 (2π, x0 , )
Z
2π
ϕ6 (θ, x0 , A, B, J) dθ − 2πVo
(12)
0
(5)
=0
∈ R9 .
—3—
3. 7 設計値の導出
100
(12) の解法はニュートン法を用いて行う. 解軌道
The ratio of the frequencies A
式 (12) の解法は文献 [4] のアルゴリズムを用いて行う. 式
'(θ, x0 , )
は式 (1) をルンゲ・クッタ法を用いて導出する. さらに, ニュー
トン法を用いる際に必要となるヤコビ行列の要素は, 式 (1) に
対する変分方程式にルンゲ・クッタ法を適用することにより得
ることができる. すなわち, 設計値は, ニュートン法とルンゲ
The ratio of the capacitance B
1
0.8
0.6
0.4
0.2
0
0
クッタ法を組み合わせることにより数値的に導出することがで
The ratio of the capacitance J
本研究で提案する設計方法は以下のような特徴を持つ.
1. 回路方程式の導出以外はすべて計算機で処理することができ
る. よって DE-E 級 dc/dc コンバータを高い精度, かつ少ない
仕事量で設計することができる.
10
1
2. 回路方程式が導出できれば, DE-E 級 dc/dc コンバータを
0.1
設計できる. したがって, 共振回路の Q 値, スイッチの時比率,
0
ことができる.
4. 設計値および回路特性
本章では, 提案する設計方法を用い様々な設計仕様における
設計値と動作特性を明らかにする. まず初めに設計仕様として,
動作周波数 f = 1.0MHz, 入力電圧 VI = 20.0V, フィルタイン
ダクタ Lf = 270µH, フィルタキャパシタ Cf = 0.47µF, 能動
30
0.07
The output capability of the diode cpD
3. ニュートン法を用いているので, 設計値を短時間で導出する
The outpu capability of the switch cpS
スイッチのオン抵抗の有無に依存しない設計が可能となる.
5
10
15
20
25
The relationship L0 and C0 : K
(c)
0.068
0.066
0.064
0.062
0.06
0
5
10
15
20
25
The relationship L0 and C0 : K
(e)
30
1
0.1
0.01
30
Peak voltage of resonant capacitor vmax
100
きる.
5
10
15
20
25
The relationship L0 and C0 : K
(a)
10
0
5
10
15
20
25
The relationship L0 and C0 : K
(b)
30
0
5
10
15
20
25
The relationship L0 and C0 : K
(d)
30
250
200
150
100
50
0
0.0935
0.093
0.0925
0.092
0.0915
0.091
0.0905
0.09
0
5
10
15
20
25
The relationship L0 and C0 : K
(f)
30
素子のオン抵抗 rS1 = rS2 = 0.16Ω, rD = 0.5Ω, インダクタの
図 3 K に対する設計値, v の＾ピーク電圧, 出力性能の特性. Vo = 5V,
等価直列抵抗 rL0 = rLf = 0.0Ω を与える. そして K, Vo , DS ,
R = 10Ω, DS = 0.25. (a) 設計値 A. (b) 設計値 B. (c) 設計
R を変化させ, DE-E 級 dc/dc コンバータを設計する. さら
値 J. (d) 共振キャパシタのピーク電圧 vmax . (e) スイッチの
に, 回路の動作特性を示すために能動素子の出力性能 (output
出力性能 cpS . (f) ダイオードの出力性能 cpD .
Fig. 3 The design parameters, the peak voltage of v, and the out-
capability) を示す. 出力性能とは, 様々な種類, 設計仕様の下で
put capabilities as a function of K for Vo = 5V, R = 10Ω
のコンバータの特性を比較するためのパラメータで, インバー
and DS = 0.25. (a) The design curve of A. (b) The design
タのスイッチの出力性能 cpS は,
curve of B. (c) The design curve of J. (d) Peak voltage of
cpS =
Vo2
Po
=
,
2|iSmax vSmax |
2R|iSmax vSmax |
resonant capacitor vmax . (e) The output capability of the
(13)
と定義される [2]. ここで, iSmax , vSmax はスイッチ S1 におけ
る最大電流と最大電圧を示している. 同様に, 整流器のダイオー
ドにおける出力性能 cpD は,
cpD
Po
Vo2
=
=
,
|iDmax vDmax |
R|iDmax vDmax |
switch cpS . (f) The output capability of the diode cpD .
と, B および J の変化幅が A より広いことが分かる. これは,
DE-E 級 dc/dc コンバータの設計では, パラメータ A, すなわ
ち動作周波数 f , 共振キャパシタ C0 , 共振インダクタ L0 に敏
(14)
感であることを示している. 一方, あらゆる K において設計値
が導出されていることから, 提案する設計方法では共振回路の
と与えられる. ここで, iDmax , vDmax はダイオード D におけ
Q 値に依存しない設計が可能であることが分かる. しかし, K
る最大電流および最大電圧を示している. さらに, 共振回路の
の値には最小値が存在し, 図 3 においては K の最小値は 1.50
キャパシタにかかる電圧の最大値 vmax についても考察する.
である. 出力性能に注目した場合, K が大きい場合出力性能は
図 3 に Vo = 5.0V, DS = 0.25, R = 10Ω のとき, K を変化
ほぼ一定である. これはスイッチにかかる電圧および電流が K
させた場合の設計値, 動作特性を示す. 図 3 (a), (b), (c) より,
が大きい場合にはほとんど変化しないためである. 一方 K が
設計値のが K = 5 付近で急激に変化していることがわかる.
小さい場合, K が小さくなるに伴い, 出力性能が劣化する. ス
これは K = 5 付近が不足減衰と超過減衰の境界であるためで
イッチにかかる電圧の最大値は K に依存せず vSmax = VI で
ある. つまり, K < 5 の場合, 非正弦波電流がインバータの出
ほぼ一定であることを考慮すると, K の減少に対して iSmax が
力となり, K > 5 の場合, 正弦波電流がインバータの出力とな
増加することが分かる. スイッチの出力性能の観点から見ると,
る. この結果より, インバータの出力波形により, 回路の素子値
高い K での設計値が有効であると言えるが, 一方で, 図 3 (d)
は大きく変化することが分かる. さらに, 図の縦軸に注目する
に見られるように, 共振回路にかかる電圧が K に比例して大き
—4—
1
1
10 15 20 25
The output voltage Vo
(a)
30
0.001
K=3
K=10
K=20
0.1
0.01
0.001
0
5
10 15 20 25 30
The output voltage Vo
(c)
0
5
10 15 20 25 30
The output voltage Vo
(b)
1000
100
K=3
K=10
K=20
0
5
10 15 20 25 30
The output voltage Vo
(d)
0.05
0.04
K=3
K=10
K=20
0.03
0.02
0
5
10 15 20 25 30
The output voltage Vo
(e)
35
The output capability of the switch cpS
The output capability of the diode cpD
The outpu capability of the switch cpS
0.06
0.09
K=3
K=10
K=20
0.08
0.07
0.06
0
5
10 15 20 25 30
The output voltage Vo
(f)
35
10
1
0.1
K=3
K=10
K=20
0.01
0.001
0
0.1
0.2
0.3
0.4
The switch on duty ratio of the switch DS
(c)
35
0.07
0.4
K=3
K=10
K=20
0
0.1
0.2
0.3
0.4
The switch on duty ratio of the switch DS
(a)
10
35
0.6
0.2
35
10000
The ratio of the capacitance B
0.01
35
10
1
0.1
0.8
1
0.1
K=3
K=10
K=20
0.01
800
K=3
K=10
K=20
600
400
200
0
0.3
0.4
0
0.1
0.2
The switch on duty ratio of the switch DS
(d)
0.1
0.15
0.1
0.05
K=3
K=10
K=20
0
10
0.001
0
0.1
0.2
0.3
0.4
The switch on duty ratio of the switch DS
(b)
1000
Peak voltage of resonant capacitor vmax
5
1
The ratio of the capacitance J
0
K=3
K=10
K=20
0
0.1
0.2
0.3
0.4
The switch on duty ratio of the switch DS
(e)
The output capability of the diode cpD
K=3
K=10
K=20
The ratio of the frequencies A
0.6
0.4
The ratio of the capacitance J
The ratio of the capacitance B
0.8
Peak voltage of resonant capacitor vmax
The ratio of the frequencies A
10
0.09
0.08
0.07
0.06
K=3
K=10
K=20
0.05
0
0.1
0.2
0.3
0.4
The switch on duty ratio of the switch DS
(f)
図 4 出力電圧 Vo に対する設計値, v のピーク電圧, 出力性能の特性.
図 5 スイッチの時比率 DS に対する設計値, v のピーク電圧, 出力性
R = 10Ω, DS = 0.25, K = 3, 10, 20. (a) 設計値 A. (b) 設計
能の特性. R = 10Ω, Vo = 5V, K = 3, 10, 20. (a) 設計値 A.
値 B. (c) 設計値 J. (d) 共振キャパシタのピーク電圧 vmax .
(b) 設計値 B. (c) 設計値 J. (d) 共振キャパシタのピーク電圧
(e) スイッチの出力性能 cpS . (f) ダイオードの出力性能 cpD .
Fig. 4 The design parameters, the peak voltage of v, and the
vmax . (e) スイッチの出力性能 cpS . (f) ダイオードの出力性能
output capabilities as a function of Vo for R = 10Ω,
cpD .
Fig. 5 The design parameters, the peak voltage of v, and the out-
DS = 0.25, and K = 3, 10, and 20. (a) The design curve
put capabilities as a function of DS for R = 10Ω, Vo = 5V,
of A. (b) The design curve of B. (c) The design curve
and K = 3, 10, and 20. (a) The design curve of A. (b) The
of J. (d) Peak voltage of resonant capacitor vmax . (e)
design curve of B. (c) The design curve of J. (d) Peak
The output capability of the switch cpS . (f) The output
voltage of resonant capacitor vmax . (e) The output capa-
capability of the diode cpD .
bility of the switch cpS . (f) The output capability of the
diode cpD .
くなるという問題がある. さらに, 高い K で回路を設計すると
いうことは, A がほとんど変化しないところで設計をするとい
少量が Vo の減少量より大きいため Vo の減少に伴い cpS が増
うことであり, L0 , C0 に極めて敏感であるという問題点も存在
加する. 一方, 右側では, Vo の増加量が iSmax の増加量より大
する.
きいため, Vo の増加に伴い cpS が増加する. ダイオードの出力
図 4 に DS = 0.25, R = 10Ω, K = 3, 10, 20 における, 出力
性能 cpD は K に依存せず Vo = 5V 周辺で極大値が存在する.
電圧 Vo の変化に対する設計値, 動作特性を示す. Vo の増加と
さらに, Vo が小さくなるほど vmax が小さくなる. 以上の考察
共に A は大きくなり, B, J は小さくなる. さらに, B, J の変
より, DE-E 級 dc/dc コンバータは降圧型コンバータに適して
化量が A の変化量と比較して十分大きいことが分かる. 以上
いると言える.
の結果より, Vo の増加と共に全ての素子, すなわち, CS1 , CS2 ,
図 5 は Vo = 5.0V, R = 10Ω, K = 3, 10, 20 における, ス
L0 , C0 , CD が大きくなることが分かる. Vo > 20V = VI では,
イッチの時比率 DS に対する設計値, 動作特性を示している.
A はほぼ A ≈ 1.0 で一定である. これは, DE-E 級 dc/dc コ
DS の増加と共に, A は小さくなり, B, J は大きくなる. B, J
ンバータを昇圧型コンバータとして作成するのは難しいことを
の変化量が A の変化量と比較して十分大きいことを考慮する
示している. スイッチの出力性能は K に依存せず Vo = 23V
と, 全ての回路素子は DS の増加と共に小さくなることがわか
周辺に極小値が存在する. 極小点を境に左側では, iSmax の減
る. スイッチの出力性能 cpS は DS = 0.08 近辺で K に依存
—5—
0.9
0.8
0.7
K=3
K=10
K=20
0.6
0.5
0.4
10
100
The ratio of resistance R/rs
Peak voltage of resonant capacitor vmax
0.5
10
100
The ratio of resistance R/rs
0.08
1000
0.07
0.06
0.05
0.04
K=3
K=10
K=20
0.03
dc/dc コンバータの設計に能動素子のオン抵抗を考えることは
0.6
重要であることが分かる.
0.4
以上の結果より, 提案する設計方法が様々な設計仕様に対応
0.2
10
100
The ratio of resistance R/rs
1000
0.02
10
100
The ratio of resistance R/rs
1000
できることが分かる.
5. 回路実験
1000
K=3
K=10
K=20
まず初めに設計仕様 ; 動作周波数 f = 1.0MHz, 入力電圧
VI = 20.0V, 出力電圧 Vo = 5.0V, 出力抵抗 R = 10Ω, 共振回
100
路のインダクタとキャパシタの関係 K = 10, スイッチの時比率
DS = 0.25 を与える. さらに, スイッチ S1 , S2 として IRF530
10
(c)
The output capability of the diode cpD
The ratio of the capacitance J
1
0
抵抗が小さい場合, つまり出力電流が高い場合には, DE-E 級
1
(b)
K=3
K=10
K=20
1.5
合, 設計値や動作特性は大きく変化している. したがって, 出力
0.8
0
1000
2
The outpu capability of the switch cpS
K=3
K=10
K=20
1.2
(a)
0.01
合には無視できることを示している. 一方, R/rS が小さい場
1.6
1.4
The ratio of the capacitance B
The ratio of the frequencies A
1
0.1
10
100
The ratio of resistance R/rs
1000
MOSFET を, ダイオードとしてショットキーバリアダイオー
ド 11DQ04 を用いる. 従って, rS1 = rS2 = 0.16Ω, rD = 0.5Ω
(d)
0.095
とする. さらに, フィルタ素子は Lf = 270µH, Cf = 0.47µF
0.09
とする. 一方, 動作周波数 f と K から, L0 = 19.5µH と導
0.085
出できる. よって, L0 および Lf を設計前に作ることができ,
0.08
0.07
0.065
(e)
その結果 L0 と Lf の等価直列抵抗はそれぞれ rL0 = 0.58Ω,
K=3
K=10
K=20
0.075
10
100
The ratio of resistance R/rs
rLf = 0.02Ω と測定された. これらの等価直列抵抗の値を設
1000
(f)
図 6 出力抵抗とスイッチのオン抵抗の比 R/rS に対する設計値,
v のピーク電圧, 出力性能の特性. Vo = 5V, DS = 0.25,
計仕様として用いる. 提案する設計手順に従い設計値を求め
た結果, A = 0.815, B = 0.260, J = 0.444 となる. 以上より,
CS1 = CS2 = 3.25nF, C0 = 1.95nF, CD = 4.40nF となり, 全
ての素子値が決定する. 図 2 は上記の設計仕様による, 数値計
K = 3, 10, 20. (a) 設計値 A. (b) 設計値 B. (c) 設計値 J. (d)
算の波形および回路実験の波形を示している. 図 2 (a) と (b)
共振キャパシタのピーク電圧 vmax . (e) スイッチの出力性能
を比較すると, 数値計算の結果と回路実験の結果は定量的によ
cpS . (f) ダイオードの出力性能 cpD .
Fig. 6 The design parameters, the peak voltage of v, and the
く一致していることが分かる. 以上より, 提案する設計方法の
妥当性を示すことができる.
output capabilities as a function of R/rS for Vo = 5V,
DS = 0.25 and K = 3, 10, and 20. (a) The design curve
of A. (b) The design curve of B. (c) The design curve
of J. (d) Peak voltage of resonant capacitor vmax . (e)
6. まとめ
本研究では, DE-E 級 dc/dc コンバータにおいて, あらゆる
The output capability of the switch cpS . (f) The output
共振回路の Q 値およびスイッチの時比率とオン抵抗に対応で
capability of the diode cpD .
きる設計方法を提案した. 提案する設計方法は, ルンゲ・クッタ
法とニュートン法を組み合わせ, 設計値の導出を数値的に行う
せず極小値を取る. 一方, ダイオードの出力性能 cpD も DS が
ものである. 提案する設計方法を用い様々な条件下での設計値,
低いときは小さい. 共振回路のキャパシタにかかる電圧は DS
動作特性を示し, さらに回路実験を行うことにより提案する設
が小さいとき極めて大きくなる. さらに, DS < 0.1 において,
計方法の妥当性を示した.
A は A ≈ 1 でほぼ一定となる. これらの結果より, DS は図 5
(e) の極小点より右側に設定するべきであることが分かる. ま
た, ダイオードの出力容量 cpD は DS = 0.25 周辺で極大値を
取る. スイッチの出力性能 cpS は K に依存せずほぼ一定であ
る. 一方, ダイオードの出力性能 cpD は DS が大きい場合, K
によって差が見られる. この場合, K が小さいほど cpD は大き
くなる.
図 6 に Vo = 5.0V, DS = 0.25, K = 3, 10, 20 における, 出
力抵抗とスイッチのオン抵抗の比 R/rS に対する設計値, 動作
特性を示す. B, J の縦軸が線形であることに注意すれば, R/rS
が大きいとき, 設計値はほとんど変化していないことがわかる.
これは, 能動素子のオン抵抗 rS , rD は出力抵抗 R が大きい場
文
献
[1] H. Koizumi, M. Fujii, T. Suetsugu, and S. Mori, “New resonant dc/dc converter with class DE inverter and class E rectifier,” Journal of Circuits, Systems, and Computers, vol.
5, no. 4 pp. 559–574, Apr. 1995.
[2] H. Koizumi, T. Suetsugu, M. Fujii, K. Shinoda, S. Mori, and
K. Ikeda, “Class DE high-efficiency tuned power amplifier,”
IEEE Trans. Circuits syst, vol. 43, no. 1, pp. 51–60, Jan.
1996.
[3] M. K. Kazimierczuk, “Analysis of class E zero-voltageswitching rectifier,” IEEE Trans. Circuits syst., vol. 37, no.
6, pp. 747–755, June 1990.
[4] H. Sekiya, I. Sasase and S. Mori, “Computation of design
values for class E amplifiers without using waveform equations, ” IEEE Trans. Circuits syst, vol. 49, no. 7, pp. 966–
978, July 2002.
—6—

Download Report