‫ﻃﺮاﺣﻲ ‪(40-353) VLSI‬‬
‫ﻣﺪرس‪ :‬ارﺟﻤﻨﺪ‬
‫ﻧﻴﻤﺴﺎل دوم ‪90-91‬‬
‫داﻧﺸﻜﺪه ﻣﻬﻨﺪﺳﻲ ﻛﺎﻣﭙﻴﻮﺗﺮ‬
‫ﺗﻤﺮﻳﻦ ﺳﺮي اول ‪ – HSPICE -‬ﻣﻬﻠﺖ ﺗﺤﻮﻳﻞ ‪90/12/27‬‬
‫ﺑﺮاي ﺳﺆال ﻫﺎي ‪ 2 ،1‬و ‪ 4‬ﻣﻲ ﺗﻮاﻧﻴﺪ از ﻛﺘﺎﺑﺨﺎﻧﻪ و ﻣﺪل ﻫﺎي دﻟﺨﻮاه اﺳﺘﻔﺎده ﻛﻨﻴﺪ‪ ،‬وﻟﻲ ﻧﻮع آن ﺑﺎﻳﺪ در ﻣﺴﺘﻨﺪات‬
‫ذﻛﺮ ﺷﻮد‪.‬‬
‫‪ .1‬ﻋﻤﻠﻜﺮد ﻣﺪارﻫﺎي زﻳﺮ را ﺑﻪ ﻛﻤﻚ اﺑﺰار ‪ HSpice‬ﺷﺒﻴﻪ ﺳﺎزي ﻛﻨﻴﺪ و ﻣﺮاﺣﻞ ﻛﺎر را ﺑﺮاي اﻧﺠﺎم ﻫﺮ ﻗﺴﻤﺖ ﻣﺴﺘﻨﺪ ﻛﻨﻴﺪ‪.‬‬
‫‪.I‬‬
‫‪.II‬‬
‫‪.III‬‬
‫ﺑﻪ ازاي ﻣﻘﺎدﻳﺮ ﻣﺨﺘﻠﻒ ورودي‪ ،‬ﺷﻜﻞ ﻣﻮج ﺳﻴﮕﻨﺎلﻫﺎي ﺧﺮوﺟﻲ را اﺳﺘﺨﺮاج و ﺿﻤﻴﻤﻪ ﻛﻨﻴﺪ‪.‬‬
‫ﻣﻘﺪار ﺑﻴﺸﻴﻨﻪ ‪ Tplh , Tphl‬را ﺑﺮاي ﻃﺮح ﺧﻮد ﻣﺸﺨﺺ ﻛﻨﻴﺪ‪.‬‬
‫ﻣﻴﺰان ‪) Pavg‬ﺗﻮان ﻣﺘﻮﺳﻂ( ﺑﺮاي اﻳﻦ ﻣﺪار را ﭘﺲ از اﻋﻤﺎل ﻫﻤﻪ ﻫﺎي وروديﻫﺎي ﻣﻤﻜﻦ و اﻧﺪازه ﮔﻴﺮي ﺗﻮان ﺑﺮاي‬
‫ﻫﺮ ﺗﺮﻛﻴﺐ‪ ،‬ﮔﺰارش ﻛﻨﻴﺪ‪.‬‬
‫‪ .2‬ﺑﺮاي ﻣﺪار ﻣﻌﻜﻮس ﻛﻨﻨﺪه زﻳﺮ‪ ،‬ﺧﺎزن ورودي و ﺧﺮوﺟﻲ )‪ (Cin , Cout‬را ﻣﺤﺎﺳﺒﻪ ﻛﻨﻴﺪ‪ .‬روش ﺧﻮد را ﺗﻮﺿﻴﺢ دﻫﻴﺪ‪.‬‬
‫ﻃﺮاﺣﻲ ‪(40-353) VLSI‬‬
‫ﻣﺪرس‪ :‬ارﺟﻤﻨﺪ‬
‫ﻧﻴﻤﺴﺎل دوم ‪90-91‬‬
‫داﻧﺸﻜﺪه ﻣﻬﻨﺪﺳﻲ ﻛﺎﻣﭙﻴﻮﺗﺮ‬
‫‪ .3‬ﻳﻚ ﮔﻴﺖ ‪ NAND‬ﺑﺎ ﺗﻜﻨﻮﻟﻮژي ‪ 0.25μm‬ﻃﺮاﺣﻲ ﻛﻨﻴﺪ‪ .‬ﺷﺒﻴﻪﺳﺎزيﻫﺎي زﻳﺮ را ﺑﺎ وﻟﺘﺎژ ﺗﻐﺬﻳﻪي ‪ ،3 V‬ﻓﺮﻛﺎﻧﺲ ‪100MHz‬‬
‫و زﻣﺎن ‪ rise/fall‬ﻳﻚ ﻧﺎﻧﻮﺛﺎﻧﻴﻪ اﻧﺠﺎم دﻫﻴﺪ‪.‬‬
‫ﺳﻌﻲ ﻛﻨﻴﺪ ﺑﺎ ﺗﻐﻴﻴﺮ اﻧﺪازهي ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ‪ Tphl ،‬و ‪ Tplh‬اﻳﻦ ﮔﻴﺖ را ﺑﺮاﺑﺮ ﻛﻨﻴﺪ )ﺑﺮاي ﺗﻤﺎﻣﻲ ‪NMOS‬ﻫﺎ ﻳﻚ ‪Wn‬‬
‫‪.I‬‬
‫ﻳﻜﺴﺎن و ﺑﺮاي ﺗﻤﺎﻣﻲ ‪PMOS‬ﻫﺎ ﻳﻚ ‪ Wp‬ﻳﻜﺴﺎن ﺑﻪ ﻛﺎر ﺑﺒﺮﻳﺪ(‪.‬‬
‫ﺑﺎ اﻓﺰودن ﺧﺎزنﻫﺎي ﺑﺎر ‪ 75 ،50 ،25‬و ‪) 100‬ﻓﻤﺘﻮ ﻓﺎراد( ﺑﻪ ﺧﺮوﺟﻲ ﮔﻴﺖ‪ ،‬راﺑﻄﻪي )ﺧﻄﻲ‪ ،‬ﺗﻮان دو ﻳﺎ ‪(...‬‬
‫‪.II‬‬
‫ﺗﺄﺧﻴﺮ و ﺗﻮان ﻣﺼﺮﻓﻲ ﺑﺎ ﺧﺎزن ﺑﺎر را ﺑﺮرﺳﻲ ﻛﻨﻴﺪ‪.‬‬
‫‪.III‬‬
‫ﺗﺄﺛﻴﺮ اﻓﺰاﻳﺶ زﻣﺎن ‪ rise/fall‬وروديﻫﺎ را روي ﻣﺘﻮﺳﻂ ﺗﻮان ﻣﺼﺮﻓﻲ ﺑﺮرﺳﻲ ﻛﻨﻴﺪ‪.‬‬
‫‪.IV‬‬
‫ﺗﺄﺛﻴﺮ ﻛﺎﻫﺶ وﻟﺘﺎژ ﺗﻐﺬﻳﻪ )‪ (Vdd‬روي ﺗﺄﺧﻴﺮ ﻣﺪار را ﺑﺮرﺳﻲ ﻛﻨﻴﺪ‪.‬‬
‫ﻧﺘﺎﻳﺞ ﺑﺪﺳﺖ آورده در ﻗﺴﻤﺖﻫﺎي ‪ I‬ﺗﺎ ‪ IV‬را ﺑﺎ رواﺑﻂ ﻣﻮﺟﻮد ﻣﻘﺎﻳﺴﻪ ﻛﻨﻴﺪ‪.‬‬
‫‪.V‬‬
‫‪.VI‬‬
‫ﺑﺮرﺳﻲ ﻛﻨﻴﺪ ﻛﺪام ﻳﻚ از ﺗﻐﻴﻴﺮات ‪ AB: 01→11‬و ‪ AB: 10→11‬ﺗﺄﺧﻴﺮ ﻛﻤﺘﺮي دارد‪ .‬ﻋﻠﺖ را ﺗﻮﺿﻴﺢ دﻫﻴﺪ‪.‬‬
‫‪.VII‬‬
‫اﺧﺘﻴﺎري‪ .‬راﺑﻄﻪي وﻟﺘﺎژ ﺗﻐﺬﻳﻪ ﺑﺎ )‪ PDP (Power Delay Product‬را ﺑﺮرﺳﻲ ﻛﻨﻴﺪ‪.‬‬
‫‪ .4‬ﻳﻚ ‪ Full Adder‬ﺑﺎ اﺳﺘﻔﺎده از ﮔﻴﺖﻫﺎي ‪ NAND‬و ﻳﻚ ‪ Mirror Adder‬ﻃﺮاﺣﻲ ﻛﻨﻴﺪ‪.‬‬
‫‪.I‬‬
‫‪ Critical Path‬ﻫﺮ ﻳﻚ را ﻧﺸﺎن داده و ﺑﺎ دادن وروديﻫﺎي ﻻزم‪ ،‬ﺗﺄﺧﻴﺮ ﺑﻴﺸﻴﻨﻪي ﻫﺮ ﻣﺪار را ﻣﺤﺎﺳﺒﻪ ﻛﻨﻴﺪ‪.‬‬
‫‪.II‬‬
‫ﺗﻮان ﻣﺼﺮﻓﻲ ﻫﺮ ﻣﺪار را ﺑﻪ ازاي وروديﻫﺎي ﻳﻜﺴﺎن ﻣﻘﺎﻳﺴﻪ ﻛﻨﻴﺪ‪.‬‬
‫‪.III‬‬
‫ﺑﺎ ﺗﻐﻴﻴﺮ اﻧﺪازهي ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ﻻزم‪ ،‬ﺳﻌﻲ ﻛﻨﻴﺪ ﺗﺄﺧﻴﺮ ﻫﺮ ﻣﺪر را ﺣﺪاﻗﻞ ﻛﻨﻴﺪ‪ .‬ﺗﻮان ﻣﺼﺮﻓﻲ ﻣﺪار را در اﻳﻦ‬
‫ﺣﺎﻟﺖ ﺑﺮاي وروديﻫﺎي ﻗﺴﻤﺖ ﻗﺒﻠﻲ ﺣﺴﺎب ﻛﻨﻴﺪ‪.‬‬
‫ﺳﺆال ﻧﻤﺮه اﺿﺎﻓﻪ‬
‫ﺑﺮاي اﻳﻦ ﺳﺆال ﻣﻲ ﺗﻮاﻧﻴﺪ از ﺗﻜﻨﻮﻟﻮژي و ﻣﺪل دﻟﺨﻮاه ﻛﻪ ﻣﻨﺎﺳﺐ ﻛﺎرﺗﺎن ا ﺳﺖ اﺳﺘﻔﺎده ﻛﻨﻴﺪ‪ .‬ﺑﻪ ﻋﻨﻮان ﭘﻴﺸﻨﻬﺎد ﻳﻚ‬
‫ﻛﺘﺎﺑﺨﺎﻧﻪ ) ‪ ( 90 NM‬ﺑﺎ وﻟﺘﺎژ ﻣﺮﺟﻊ ‪ 1.1 V‬ﺿﻤﻴﻤﻪ ﺷﺪه اﺳﺖ‪.‬‬
‫‪ .5‬ﺑﺮاي ﻣﺪار زﻳﺮ ﻛﻪ ﺑﺎ وﻟﺘﺎژ ‪ swing‬ﻛﺎﻫﺶ ﻳﺎﻓﺘﻪ ﻛﺎر ﻣﻲﻛﻨﺪ‪ ،‬ﻧﺸﺎن دﻫﻴﺪ ﺗﻮان ﺳﻮﺋﻴﭽﻴﻨﮓ )‪ (switching power‬ﺑﻪ‬
‫ﺻﻮرت زﻳﺮ ﻣﺤﺎﺳﺒﻪ ﻣﻲﺷﻮد‪ .‬ﺑﺮاي اﻳﻦ ﻣﻨﻈﻮر‪ Vsw ،‬را ﺑﺮاﺑﺮ ‪ 0.6 ،0.4 ،0.2‬و ‪ 0.8‬وﻟﺘﺎژ ‪ ،Vdd‬ﻓﺮﻛﺎﻧﺲ ﻣﺪار را ﺑﺮاﺑﺮ‬
‫;‬
‫‪ 200MHz‬و ﺧﺎزن ‪ Load‬را ‪ 1pF‬ﻗﺮار دﻫﻴﺪ‪ .‬ﻫﻤﭽﻨﻴﻦ ‪B 2 ∙ ( < )D?@A‬‬
‫‪.I‬‬
‫‪ EAF B G. H< . IAF J‬ﺑﺮاي ﺣﺎﻟﺘﻲ ﻛﻪ وﻟﺘﺎژ ﺗﻐﺬﻳﻪ )‬
‫‪KLL MKNO‬‬
‫‪J‬‬
‫;‬
‫‪>?@A‬‬
‫=<‪:‬‬
‫( ﻣﺴﺘﻘﻴﻤﺎً از ﺑﻴﺮون‬
‫ﺗﺎﻣﻴﻦ ﺷﻮد‪.‬‬
‫‪.II‬‬
‫‪ EAF B G. H< . IAF . IPP‬ﺑﺮاي ﺣﺎﻟﺘﻲ ﻛﻪ اﻳﻦ وﻟﺘﺎژﻫﺎ در داﺧﻞ ﻣﺪار ﺗﻮﻟﻴﺪ ﺷﻮد‪.‬‬
‫در اﻳﻦ ﺣﺎﻟﺖ وﻟﺘﺎژ اﺻﻠﻲ اﻋﻤﺎﻟﻲ ﺑﻪ ﻣﺪار‪ 0 ،‬و ‪ Vdd‬اﺳﺖ‪.‬‬
‫‪.III‬‬
‫ﺗﺄﺛﻴﺮ ﺗﻐﻴﻴﺮ ‪ Vsw‬روي ‪ PDP‬را ﺑﺮرﺳﻲ ﻛﻨﻴﺪ‪.‬‬
‫ﻃﺮاﺣﻲ ‪(40-353) VLSI‬‬
‫ﻣﺪرس‪ :‬ارﺟﻤﻨﺪ‬
‫ﻧﻴﻤﺴﺎل دوم ‪90-91‬‬
‫داﻧﺸﻜﺪه ﻣﻬﻨﺪﺳﻲ ﻛﺎﻣﭙﻴﻮﺗﺮ‬
‫‪.IV‬‬
‫ﻳﻚ ﻛﺎرﺑﺮد ﺑﺮاي اﻳﻦ ﻣﺪار ذﻛﺮ ﻛﻨﻴﺪ‪.‬‬
‫‪.V‬‬
‫ﺑﺮاي ﻣﺪار ﻓﻮق‪ ،‬ﻧﺸﺎن دﻫﻴﺪ‪:‬‬
‫‪` .IAF a Ibc 0J‬‬
‫∙‬
‫<‪2H‬‬
‫‪IAF‬‬
‫‪QRSTUVWXYUZ [TS\]SY^_ B G(IAF ) B‬‬
‫ﻛﻪ در آن‪ ،β ،‬ﺑﺘﺎي ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ اﺳﺖ‪ .‬ﺑﺮاي اﻳﻦ ﻗﺴﻤﺖ از ﺳﺆال ﻣﻲﺗﻮاﻧﻴﺪ از ﻫﺮ ﻣﺪل دﻟﺨﻮاه داراي ﭘﺎراﻣﺘﺮﻫﺎي ﻻزم ﻳﺎ ﻣﺪلﻫﺎﻳﻲ ﻛﻪ‬
‫ﺧﻮدﺗﺎن ﺗﻌﺮﻳﻒ ﻣﻲﻛﻨﻴﺪ اﺳﺘﻔﺎده ﻛﻨﻴﺪ‪.‬‬
‫ﺗﻮﺟﻪ!‬
‫‪ .1‬در ﺻﻮرت وﺟﻮد اﻳﺮاد ﻳﺎ اﺑﻬﺎم در ﻣﻮرد ﺗﻤﺮﻳﻦ‪ ،‬ﻣﻲﺗﻮاﻧﻴﺪ در ﻛﻼس ﺣﻞ ﺗﻤﺮﻳﻦ ﻳﺎ از ﻃﺮﻳﻖ ﮔﺮوه درﺳﻲ اﺷﻜﺎﻻت‬
‫ﺧﻮد را ﻣﻄﺮح ﻛﻨﻴﺪ‪.‬‬
‫‪ .2‬ﺑﻪ ازاي ﻫﺮ روز دﻳﺮﻛﺮد ‪ %10‬ﺗﺄﺧﻴﺮ درﻳﺎﻓﺖ ﺧﻮاﻫﻴﺪ ﻛﺮد‪.‬‬
‫‪ .3‬ﺗﻤﺮﻳﻦﻫﺎي ﺧﻮد ﺑﻪ آدرس ‪ vlsi.sp12@gmail.com‬ارﺳﺎل ﻛﻨﻴﺪ‪.‬‬
‫‪ .4‬در ﻣﻮرد ﺳﻮال ﻧﻤﺮه اﺿﺎﻓﻪ‪ ،‬اﻳﻦ ﺳﻮال ﺑﻪ ﺻﻮرت ﺣﻀﻮري ﺗﺤﻮﻳﻞ ﮔﺮﻓﺘﻪ ﻣﻲ ﺷﻮد و ﻣﻬﻠﺖ آن ﺗﺎ ‪ 17‬ﻓﺮودﻳﻦ ‪91‬‬
‫)!! ☺ ( اﺳﺖ و ﻣﺘﻨﺎﺳﺐ ﺑﺎ ﻛﻴﻔﻴﺖ و ﻧﺘﺎﻳﺞ ﺣﺎﺻﻠﻪ ﻧﻤﺮه دﻫﻲ ﺧﻮاﻫﺪ ﺷﺪ‪.‬‬
‫ﻣﻮﻓﻖ ﺑﺎﺷﻴﺪ!‬
‫ﺧﺎﻟﻘﻲ – اﻳﺰدي راد‬