‫طراحی ‪)40-353( VLSI‬‬
‫مدرس‪ :‬ارجمند‬
‫نيمسال دوم ‪09-09‬‬
‫دانشکده مهندسی کامپيوتر‬
‫تمرین سری چهارم – ‪ – Power Related Topics‬مهلت تحویل ‪91/3/3‬‬
‫مقایسهی‌میزان‌تسریع‌و‌توان‌مصرفی‌بین‌دو‌جمع‌کننده‌با‌ساختار‌متفاوت‬
‫‌‬
‫‪.1‬‬
‫الف) دو جمع کننده ‪ Carry Look Ahead‬و ‪ Ripple Carry‬را در سطح گيت با تعداد بيت ورودی یکسان (حداقل چهار بيت)‬
‫پيادهسازی کنيد‪.‬‬
‫ب) سپس ‪ Ceff‬مربوط به هر دو طرح را تخمين بزنيد‪ .‬برای تخمين ‪ Ceff‬میتوانيد از ‪ Modelsim‬و ‪Transition × Fan-Out‬‬
‫استفاده کنيد‪.‬‬
‫ج) ميزان تسریع ‪ CLA‬نسبت به ‪ RCA‬را بدست آورید‪.‬‬
‫د) توضيح دهيد در صورت استفاده از ‪ CLA‬به جای ‪ RCA‬چند درصد کاهش انرژی خواهيم داشت‪.‬‬
‫توانید‌طرح های‌خود‌را‌در‌سطح‌رفتاری‌توصیف‌کرده‌و‌با‌استفاده‌از‌ابزار‌سنتز‌به‌سطح‌‬
‫‌‬
‫راهنمایی‪‌ ‌:‬‬
‫می‬
‫گیت‌تبدیل‌کنید‪‌ .‬‬
‫‪ .2‬یک مدار ‪ Parity Generator‬هشت بيتی ارائه دهيد که کمترین ميزان )‪ PDP (Power Delay Product‬را‬
‫داشته باشد‪ .‬احتمال ‪ 9‬بودن بيت ‪ i‬ام به صورت زیر تعریف میشود‪:‬‬
‫)‬
‫(‬
‫توجه!‌طرح خود را در سطح گيت در نظر گرفته و از مفروضات زیر استفاده کنيد‪:‬‬
‫برای ساخت این مدار‪،‬می توانيد صرفاً از گيتهای ‪ XOR‬دو ورودی استفاده کنيد‪.‬‬
‫‪ .3‬برای یک معکوس کننده توضيح دهيد توان ‪ Short Circuit‬چه موقع مصرف میشود‪ .‬نشان دهيد این توان طبق رابطهی‬
‫زیر محاسبه میشود‪:‬‬
‫)‬
‫)‬
‫(‬
‫(‬
‫‪ .4‬الف) توان یک تمام جمعکننده را به صورت مجموع ‪ Activity Factor‬ها بدست آورید (ساختار ‪ FA‬را دلخواه انتخاب کنيد)‪.‬‬
‫احتمال ‪ 9‬بودن هر کدام از ورودیها ‪ 9.5‬است‪.‬‬
‫ب) تابع‬
‫مصرفی را داراست‪.‬‬
‫را به سه صورت در سطح گيت پيادهسازی کنيد‪ .‬محاسبه کنيد کدام حالت کمترین توان‬
‫)‬
‫(‬
‫)‬
‫(‬
‫)‬
‫(‬
‫)‬
‫(‬
‫‪ .5‬احتمال ‪ 9‬بودن سيگنالهای ‪ A‬و ‪ B‬به ترتيب برابر ‪ 9.0‬و ‪ 9.4‬میباشد‪ .‬تأثير ترتيب اتصال این دو سيگنال به ورودیهای یک‬
‫‪ CMOS NAND‬در توان مصرفی را (به صورت ‪ )Activity‬بررسی کنيد‪.‬‬
‫طراحی ‪)40-353( VLSI‬‬
‫مدرس‪ :‬ارجمند‬
‫نيمسال دوم ‪09-09‬‬
‫دانشکده مهندسی کامپيوتر‬
‫‪ .0‬یک جمعکننده صرفاً با استفاده از منطق کامل ‪ NOR‬طراحی کنيد و ‪ Critical Path‬آن را نشان دهيد‪ .‬اگر ولتاژ تغذیهی‬
‫گيتها ‪ ،V‬تأخير هر کدام ‪ T‬و تأخير با ولتاژ تغذیه رابطهی عکس داشته باشد )‬
‫(‪ ،‬بدون افزایش تأخير مدار‪ ،‬توان‬
‫مصرفی مدار را با اختصاص مقادیر مناسب به عنوان ولتاژ تغذیهی هر گيت به حداقل برسانيد‪.‬‬
‫‪ .7‬الف) از تکنيکهای کاهش توان در سطح سيستم‪ Dynamic Voltage Scaling ،‬و ‪ Resource Hibernation‬را‬
‫توضيح دهيد‪.‬‬
‫ب) در یک سيستم بالدرنگ با فرکانس ‪ F‬و ولتاژ تغذیهی ‪ V‬یک برنامه به صورت دورهای‪ ،‬هر ‪ T1‬واحد زمانی یکبار اجرا شده‬
‫و اجرای آن ‪ T2‬واحد زمان به طول میانجامد )‬
‫(‪ .‬در این حالت توان مصرفی پردازنده در حين کار‪ P ،‬واحد توان‬
‫میباشد‪ .‬با استفاده از مفاهيم فوق‪ ،‬راهکاری برای کاهش ميانگين توان مصرفی پيشنهاد کرده و درصد کاهش توان را بدست‬
‫آورید‪.‬‬
‫‪ .8‬الف) ثابت کنيد برای شارژ یک خازن با منبع جریان مستقيم در زمان ‪ ،T‬کمترین اتالف انرژی زمانی رخ میدهد که جریان‬
‫مستقيم‪ ،‬ثابت باشد‪.‬‬
‫ب) نشان دهيد این جریان مستقيم را میتوان به صورت یک منبع ولتاژ ‪ Ramp‬با شيب ‪ K‬مدل کرد‪.‬‬
‫توجه!‬
‫‪ .9‬در صورت وجود ایراد یا ابهام در مورد تمرین‪ ،‬میتوانيد در کالس حل تمرین یا از طریق گروه درسی اشکاالت‬
‫خود را مطرح کنيد‪.‬‬
‫‪ .2‬به ازای هر روز دیر کرد ‪ %99‬تأخير دریافت خواهيد کرد‪.‬‬
‫‪ .3‬تمرینهای خود به آدرس ‪ vlsi.sp12@gmail.com‬ارسال کنيد‪.‬‬
‫موفق باشيد‬
‫خالقی‪ -‬ایزدیراد‬