電気・電子情報工学系情報通信システム分野専用計算システム研究室研究室紹介・2016年度版教授・市川周一 ichikawa@tut.jp 担当教員：市川周一（教授） • 計算機アーキテクチャ – マイクロプロセッサ，並列計算機共通の目標は… 手 • 専用計算回路，応用指向計算段 – 組込みシステム，計算困難問題 • 再構成可能論理 – FPGA，データ依存回路技術 • 高性能計算 – 並列処理，クラスタ，負荷分散応用 • セキュリティ – 暗号回路，乱数回路，セキュアシステム – 情報隠蔽，電子署名高速処理担当教員：藤枝直輝（助教） • 専門分野 – メニーコアプロセッサ – FPGA応用 • 研究テーマ – セキュアプロセッサ – オンチップ並列性の利用技術 • 2012年度博士（工学）取得 – 2013年4月着任研究分野 • ハードウェア方面 – – – – 再構成可能計算機システム専用回路による応用の高速化組込みシステムセキュアシステム • 応用ソフトウェア方面 – 並列処理，広域分散処理 – 高性能計算手法，最適化手法 – 情報とシステムのセキュリティハード手広くやっていますソフト重点的に進めている研究テーマ • 再構成可能論理を用いた専用回路 – FPGAを用いて応用プログラムを高速化 – 計算困難問題，実時間制御への応用 • セキュアシステムの研究 – 暗号回路，乱数生成回路，セキュアプロセッサ – 電子透かし・情報隠蔽 • 並列処理の最適化手法 – 近年のマルチコア／メニーコアシステムの利用技術 – 複数の計算機で高速処理を実現する方法 – 組込み応用，組込みシステムの高性能化再構成可能論理システム • FPGAというLSIは何度でも書き換え可能 – ソフトウェア開発のようにハードウェア開発マルチプロセッサ評価ボード (2002年度製作) FPGA制御ボード (2006年度製作) 参考： Field Programmable Gate Array (FPGA) • プログラム可能なLSI – 動作中でも，機能を何度でも変更できる – 極端に言うと，RAMとスイッチの塊図: © Xilinx, Inc. 参考： FPGAとASIC • ASIC，カスタムLSI – – – – ロット単位の生産単価は下がる設計変更のコストが高い集積度は高い，比較的高速 • FPGA – 一品生産，フィールド・アップグレード可能． • 動作中に再構成することも可能（動的再構成） – 集積度が向上した．数十～数百万ゲート． – 速度も向上した．数百MHzでのシステム動作も可能． – 最先端のプロセスが使用されている専用回路への応用 • 専用回路定数伝播 – 計算困難問題の高速化 – 未解決問題の検証 x y – 回路の小型化と高速化 – ソフトウェアをハードウェアに自動で変換する研究 y=1 y=0 • データ依存回路・特殊化 • 部分グラフ同型問題 • 暗号回路 z z 0 x y × z x Strength z reduction x y=2 x + z セキュアプロセッサ • ソフトウェアの解析・盗用・改ざん 0101110 1101011 1001110 0010011 ... – 機密情報流出・海賊版流布のリスク – ソフトウェア保護を提供するプロセッサ（セキュアプロセッサ）の需要 !! • 多様化に基づいたセキュアプロセッサ – 1つ1つが少しずつ異なる別々のプロセッサ – FPGAとの親和性が高い！ A + B x C... A + B x C... 1110011 1011011 0001000 0100100 ... A + B x C... 0010110 0101100 1101100 1110111 ... 0111011 1111000 1010101 0010010 ... プロセッサ毎に異なる機械語を理解する命令列の多様化 • 命令レジスタファイル（IRF） #1... – よく使われる機械語を記録，呼び出し – 電話で言うところの「短縮ダイヤル」 0532-xx-... • IRFの命令リストを多様化する – リストに載せる命令を適切に選ぶと，解析困難性が向上 Sum of Dynamic Frequency 命令の秘匿化率 • 国際会議 CATA-2014＠ラスベガスにて発表，受賞 1 0.8 0.6 0.4 0.2 0 Instruction #3 addiu $2, $2, 1 32 Instruction Buffer 5 IRF 0 0.2 0.4 0.6 0.8 1 Ratio of Entropy of IRF Index 解析困難性 (part of instruction decode stage) 組込み・制御システムへの応用 • • PLC命令列（ソフトウェア）を論理回路（ハードウェア）に変換して実装するプロジェクト八洲熱学（株）との共同研究（2003～2004年度） – • 高速・小型・高秘匿性制御回路の開発都市エリア産学官連携促進事業（一般型）整列巻取機・試作１号機 FPGA制御デモ機整列巻取機SPM05-02 （H17～19） • 八洲熱学（株）との共同研究（H17～H19) – – – • 製品レベルの整列巻取機を製作 PLC制御／FPGA制御 FPGA制御ボードの開発都市エリア産学官連携促進事業（発展型）専用回路技術の制振制御への応用 • 制御モデルから専用回路を生成・評価(2009) ver. 7.8 MATLAB Simulink ver. 7.3 Fixed Point Tool Block Diagram ・Fixed Point Toolbox 2.4 ・Simulink Fixed Point 6.1 Simulink HDL Coder HDL(VHDL) Altera Quartus II Synthesis FPGA ver. 1.5 ModelSim HDL Simulation SE ver. 6.3a ver. 9.1 Altera Cyclone III 組込みシステムの性能測定と高速化 • 組込みシステムにおけるCPUキャッシュに関する研究 – （株）デンソーとの共同研究 (2007/9/1～2007/12/31) – 本テーマで卒業研究を行った学生は，実務訓練を共同研究先で行ったカーナビ筐体組込みシステムクロス開発環境カーナビゲーションシステムの開発環境並列処理・分散処理の最適化 • ネットワークでつながった複数の計算機 – • • PCクラスタ，不均一なPCクラスタなどどうやって仕事を高速化するか？自動的に最適な実行方法を選ぶ手法の開発仕事仕事仕事ネットワーク仕事仕事負荷分散不均一クラスタ上での最適化 • 最適化＝全体の実行時間を最小化する – – – – 通信時間の考慮が重要各計算機に割り当てる最適な仕事量を求めるワークロードに応じた最適な構成を求める実測に基づいた実行時間のモデル化→最適構成の予測 1 3 2 1 10 1 3 4 電子透かし・情報隠蔽 • 電子的著作物（例：プログラム・立体モデル等） – 密かに情報を埋め込む – 著作権情報などの保護に重要情報を埋め込む気づかれないように消えないように改変されないように例：命令列表現の自由度 • 自由度fがあれば情報log2f (bit)を埋め込める – – – – – – 等価な命令: sub (r  r – 1) とadd (r  r + (-1)) 基本ブロックのアドレス基本ブロック内の命令の順序大域変数のアドレス局所変数の（SP相対）アドレス，レジスタ割り当てなどなど卒業研究のテーマ（過去数年） • 2015年度 • 2014年度 • 2013年度 • 2012年度 – – – – – – – – – – – – – – – – PLC 命令列における命令レベル並列性の解析連想度に着目したZCacheの有効性の評価 NAS Parallel Benchmarkを利用したXeon Phiの特性評価 ParMiBenchの評価と改良行列積を計算するコプロセッサの設計と評価超音波を用いた位置測定システムの改良超音波測位システムにおける位置計算プログラムの改良命令拒否レジスタファイルを用いたソフトウェア改ざん攻撃への対策に関する研究 Xeon Phi ™ コプロセッサの予備的性能評価セキュアハッシュ関数SHA-3のパイプライン回路実装と性能評価 PLC命令列をC言語に変換するツールの検討と試作耐タンパー性向上のための命令メモリ暗号化手法の評価 HPCプログラミング技法のための教育資料の開発ハードワイヤード制御論理のための除算器の構成と評価 ArduinoとProcessingを用いた組込みプログラミング実習の企画マルチコアプロセッサ上の並列プログラムの実行時間モデルに関する検討修士論文のテーマ（例） • 専用回路系 – 高基数モンゴメリ乗算法によるべき乗剰余演算の高速化 – RSラッチのメタスタビリティを利用した真性乱数生成回路 – Hardware Designs of BLAKE Hash Family for Lightweight and High Throughput Systems • セキュリティ応用系 – Path ORAMにおけるバンド幅削減手法の提案 – プログラムの命令列表現の自由度に関する研究 • 組込みシステム系 – – – – PLCプログラムのVivado HLSによるハードウェア化 PLC命令列を論理回路に変換するツールの実装と評価ハードウェア特殊化技術の制振制御への応用 FPGAによる実時間制御システムに関する研究 • 並列処理技術系 – Xeon Phi コプロセッサの予備的性能評価 – GMP Libraryにおける多倍長整数乗算の高速化手法注意：過去は情報系の学生を指導していたため，情報系のテーマが多くみえます各種情報 • 卒業論文・修士論文のテーマや，各種研究情報はWWWで見ることができます http://www.ccs.ee.tut.ac.jp/ich/ 連絡先 • E-mail: ichikawa@tut.jp • 住所： 441-8580 豊橋市天伯町雲雀ヶ丘1-1 豊橋技術科学大学電気・電子情報工学系 • 電話 0532-44-6897