クイックロジックデバイスにおけるセキュリティ 改定版 A ホワイトペーパー は じ め に 知的資産や製品開発費用の高騰が続く今日、デザインセキュリティは極めて重要なものとなっています。100％プロ グラマブルな FPGA あるいはカスタム ASIC のいずれを製造する場合でも、競合製品から自社製品を差別化するた めの諸特性を集積回路上に設計することが頻繁に行われています。そのためこのようなデザインがいとも簡単に盗 まれ、これを利用した製品が市場に出回ることもあり得るのです。 開発期間、費用ならびにリスクに限って言えば、ASIC と比較して FPGA には幾つか優れた点があります。なぜなら ば FPGA ではカスタム マスクセットや製造準備期間が不要であり、さらに ASIC の場合には数年間も要するデザイ ンサイクル期間も数週間または数ヶ月で収まるからです。 高額なマスクセット費用、高価な ASIC 開発ツール、さらにウエーハ製造数量に関する約定などがカスタム ASIC 開 発を現実的な業務解決策から排除してしまうことになります。FPGA デザインであればエンジニアは 1 日のうちに何 度もこれを変更することが可能であるため、製品マーケティング諸要件や開発バグを極めて短期間で解決すること ができます。しかしASIC では製造後にこのような変更を行うことは不可能です。したがって FPGA ではこのような固 定機能型 ASIC に伴う開発リスクを結果的に縮小できることになります。このように明白な FPGA の長所がミリタリ、 暗号処理、セキュリティアプリケーションを始めとするあらゆる市場分野における FPGA の人気上昇を後押ししてい ます。その結果 FPGA の基本技術に関わるセキュリティが重要な課題となっているのです。 本書では様々なデザイン盗用手段（ リバースエンジニアリングやクローニングなど） を解説し、クイックロジック社特許 の ViaLink®技術がいかにしてこのようなデザインの盗用を防止できるかについて説明いたします。また ViaLink 技 術と他の FPGA 技術との比較を通して ViaLink 技術の優位性についても解説いたします。 デザインセキュリティの重要性 歴史的に見ると、デザインセキュリティは主としてゲーム/ギャンブル製品などの巨大需要アプリケーションを始め、ミ リタリ製品や暗号化技術に関連するプロジェクトにおいて憂慮されていました。費用の低減と機能および集積度の向 上により、このようなアプリケーションにおける FPGA の使用率も増加しています。 例えば新しいアルゴリズムで市場に一番乗りを果たしてその市場におけるナンバー1 の地位を目指す企業を考えて 見ましょう。当該製品に対するリバースエンジニアリングやクローニングはこの製品から会社が期待する収益を損な う可能性を生み出します。同様に最先端技術や貴重な知的資産を所有する企業はその機能を実装するために必要 なプログラマブルデバイスのセキュリティには通常人一倍の注意を払うことになります。顧客でさえその製品をコピー したものを販売することが考えられるため、デザインセキュリティと言うものは最重要課題なのです。これらの事例だ けでも、必要条件を確実に満足する秀逸な技術実装のために企業がデザインセキュリティに注意を払うべき理由を 十分構成することになります。 ©クイックロジック・コーポレーション www.quicklogic.co.jp 1 クイックロジックデバイスにおけるセキュリティ 改定版 A デザイン盗用の手口 リバースエンジニアリング リバースエンジニアリングとはソフトウエアまたはハードウエアを手に入れ、その機能や情報フローを分析、さらにこ れらプロセスを人間が読み取り可能なフォーマットに変換する手段です。多くの場合その目的はオリジナル製品の 機能を複製することです。 通常リバースエンジニアリングは以下の段階からなります： 1. 製品分析 2. 中間レベルのプロダクト ディスクリプション生成 3. プロダクト ディスクリプションの人的分析で製品仕様作成 4. 製品仕様に基づく新製品作成 一般的なリバースエンジニアリングの実行者は市場における製品維持を望んではいるものの、オリジナルサプライ ヤーが既に存在しなくなっている場合や、その製品が既に時代遅れになっているような当該製品ユーザです。さらに リバースエンジニアリングを行う企業には対抗製品や海賊版の製造を意図する競合社で、当該製品に関する知識 が不十分であるにもかかわらずこれをコピー・ 販売したいと願っている企業もあります。 リバースエンジニアリングの手口は以下のようなステップで構成されます： 1. ケミカルエッチングやグラインドによりチップ自体を封入している部品に侵入 2. チップが損傷していなければ、電圧コントラスト顕微鏡で使用チップをスキャンし、時間による電圧レベル変化を モニターする。さらにフィジカル ストリップバック分析を行うことも可能 3. チップ表面から以下の各レイヤを撮影し、次にその下部レイヤが現れるまでこれを研磨。このプロセスによりチ ップ構造が判明 備考： 上記プロセスはチップの“ ストリッピング”または“ ピーリング” と呼ばれています。 4. ストリッピング完了後、パターン認識ソフトウエアや人的観察によりチップを分析し、ネットリストさらに回路図を 手に入れる。ネットリストの自動生成目的でスタンダードセルやゲートのスキャンサービスを提供している企業も 存在する 5. 上記プロセスで取得した情報はエンドユーザの手に渡り、新しい IC が製造されることになる リバースエンジニアリングを専門とするある企業によれば相応の金と時間があればチップのセキュリティウオールを 破る方法は必ずあると豪語しています。その費用はおおよそ$10,000 から$100 万ドル以上になります。 しかしこのようなリバースエンジニアリングからユーザを保護する方法や、リバースエンジニアリングを極めて困難に して金銭的に見合わなくする方法もあります。本書ではその幾つかの方法について解説します。 クローニングすなわち直接コピー クローニングとはボードレイアウトやチップデータを含むデザインの丸写しを行う手法です。SRAM ベース FPGA に 対する一般的なクローニング手法は不揮発性メモリに保存されている内部コンフィギュレーションビットストリームを 読み出す方法です。 2 ©クイックロジック・コーポレーション www.quicklogic.co.jp クイックロジックデバイスにおけるセキュリティ 改定版 A カスタムレイアウト チップの場合、唯一の現実的なクローニング方法はリバースエンジニアリングの項目で触れたス トリップバックを実行するか、あるいは実際に使用されたスケマチックを手に入れるかのいずれとなります。しかし金 属間アンチヒューズ FPGA ではストリップバックもオリジナルのチップスケマチックも役に立ちません。実際に使用さ れた当該知的資産のカスタムデザインファイルまたは当該デザインそのものが必要になるのです。 SRAM ベース FPGA におけるセキュリティ問題 デザインセキュリティは SRAM ベース FPGA の大きな課題となっています。この技術は他の FPGA 技術と比較して デザイン盗用に対してもっとも脆弱なものになっています。 SRAM ベースFPGA のデザイン情報は PROM および/またはマイクロプロセッサ フラッシュメモリ内にビットストリー ム形式で保存されます。このビットストリームはコピーし、任意の FPGA にプログラムすることが出来ます。図 1 はビ ットストリームデータが PROM からFPGA に移行する際にオシロスコープを使用してその内容をいかにして読み取る ことが可能であるかを示してあります。PROM 自体を物理的にコピーすることも可能であるため、SRAM FPGA のク ローニングやリバースエンジニアリングに対する脆弱性が生じることになります。 図 1： オシロスコープ使用によるコンフィギュレーションデータの読み取り NeoCAD はビットストリームを解読して配置配線アルゴリズムを作り上げています。ClearLogic はオリジナルデザイ ンのリバースエンジニアリングが困難に見えてもこれが可能であることを証明しています。このような事実は SRAM FPGA が貴重な IP に対するセキュリティ上のリスクを形成していることを示すものです。 SRAM FPGA の製造企業は長い期間を経て盗用リスクを低減させるソリューションを見出してきましたが、そのソリ ューションはすべて大変高額なものになります。例えばバッテリでバックアップした特定のオペレーションモードを持 たせるセキュリティソリューションもあります。この場合ビットストリームは製造過程で当該デバイスにロードされ、そ のシステムがオフの状態においてもこのコンフィギュレーションデータをバッテリが保持します。このソリューションの 問題点はコンフィギュレーションを消失してしまうと、当該モジュールを処理するためにその返却が必要になることで す。さらにバッテリが空になるとコンフィギュレーションデータも消失してしまうため、バッテリ交換とコンフィギュレーシ ョンデータのリロードのために当該製品のリコールが必要になります。同時にこのような物理的バッテリを追加する ため製品コストも増加することになります。 ©クイックロジック・コーポレーション www.quicklogic.co.jp 3 クイックロジックデバイスにおけるセキュリティ 改定版 A 別のセキュリティ方式では暗号処理によりビットストリームのセキュリティを向上させています。この暗号キーを専用 RAM に内部的に保存するFPGA もあります。しかしこの方法でも暗号キーを保持するためのバックアップバッテリが 必要になります。 フラッシュベース FPGA におけるセキュリティ問題 フラッシュベース FPGA は SRAM ベース FPGA よりもセキュリティが高いと考えられています。フラッシュベース FPGA は不揮発性であり、デバイスをブートアップするためのビットストリームは不要です。フラッシュベース FPGA ではシングルフローティングゲートのチャージとディスチャージによりメタル 2 線間を接続するスイッチを設定します。 これらの FPGA は不揮発性であるため電源オフ時でも保存した内部状態は維持されます。 フラッシュベース FPGA デザインの盗用はより困難なものになりますが、ハッカーの犯罪を手助けする技術が幾つ か存在します。その一つはトランジスタのフローティングゲートをプローブし、チャージの有無そして当然電圧も電気 的に判定する手法です。これを実行するためにハッカーはコンフィギュレーショントランジスタの場所を視覚的に特定 できる方法を知る必要があります。別の手法はチップを真空装置に入れてこれをパワーアップする技術です。これで ハッカーは電子顕微鏡により放出状態を検出することが可能になります。これらの方法は簡単ではありませんが、 ハッカーがデバイスをクローンする機会を与えるものです。 ASIC におけるセキュリティ問題 セキュリティレベルにおけるASIC の位置づけは SRAM ベースFPGA とフラッシュベースFPGA の中間になります。 ASIC は比較的セキュリティが高いものであると考えられていますが、そのリバースエンジニアリング方法は存在しま す。このリバースエンジニアリングに要するツールは高価であり、そのプロセスも時間を食うものであるため、これは 費用のかかる作業となります。 ASIC のリバースエンジニアリングに利用される手法には幼稚なものから相当高度なものまでいろいろ存在します。 その一つはレイヤを 1 枚ずつきれいにエッチングする手法です。その結果 Schottky 効果によりN 型および P 型ド ープが判明します。金やパラジュームなどの薄い金属箔をチップ上に溶着させるとダイオードが形成され、これは電 子ビームで観察可能となります。次にチップの連続層画像を画像処理システムソフトウエアと共に PC にロードすれ ば、明瞭なポリゴン図形が表示され、さらに共通したチップ特性が特定されるためマスク図、回路図あるいはライブ ラリセルリストが得られることになります。この手法は Intel 80386 プロセッサのリバースエンジニアリングに利用され たものです。ゲートアレイも容易にリバースエンジニアリングできることになります。 クイックロジックにおけるデザインセキュリティ 業界専門筋によればこの業界で利用可能な最もセキュリティに優れた技術はアンチヒューズ技術です。本章ではク イックロジックの特許 ViaLink 技術が業界最高クラスのセキュリティを誇るクイックロジックのプログラマブルデバイス をいかにして誕生させるに至ったかを明らかにします。 超高速且つ低電力の不揮発性相互接続金属溶融アモルフォスシリコンアンチヒューズの ViaLink はクイックロジック デバイスが内包するプログラマブル相互接続技術です。ViaLink はアモルフォスシリコンをプログラマブル素材として 使用しています。図 2 は ViaLink の断面図を提示しています。 4 ©クイックロジック・コーポレーション www.quicklogic.co.jp クイックロジックデバイスにおけるセキュリティ 改定版 A 図 2： ViaLink 断面図 ViaLink は知的資産に対する総合的セキュリティを実現します。パワーアップ時のシリアルデータストリームは皆無 であり、すべてのデータが FPGA の内部データとなります。したがって書き込まれたデザインの電気的読み取りは不 可能になります。クイックロジックの配置配線ソフトウエアはプログラムすべきリンクデータを包含するASCII ファイル を生成します。プログラマがデータをデータベースと対照すると、データベースは各リンク名をチップ上の位置に変換 し、プログラマにそのリンクへのアクセス方法を教えます。ハッカーがこのデバイスをクローンするには先ずこのプロ グラミングファイルを手に入れてから新しいデバイスを作成しなければなりません。 クイックロジックでは“ セキュリティ” ビットを提供しており、これを一旦プログラムすれば JTAG ポート経由で内部フリ ップフロップ値にアクセスすることが不可能になります。 ASIC に使用される一般的なリバースエンジニアリング手法をクイックロジックデバイスに利用することはさらに困難 になります。金属層間を相互接続する ViaLink ではプログラム未処理時に極めて高い抵抗値を示すため、この金属 層は隔離されることになります。プログラミング電圧が掛かると ViaLink は金属間相互接続にほぼ同等な低い抵抗 値に状態変化します。ViaLink は極小で直径約 0.3μm 程度です。ViaLink 表面は金属と化学的に近似したもので す。ViaLink アンチヒューズプログラムの処理または未処理いずれの場合でも、あらゆる領域が標準ビアとなり得ま す。したがって表面特性はプログラム処理領域および未処理領域で視覚的に同一となります。図 3 では ViaLink の エッチバックを図示してあります。しかしアモルフォスシリコンの状態は示していません。 ©クイックロジック・コーポレーション www.quicklogic.co.jp 5 クイックロジックデバイスにおけるセキュリティ 改定版 A 図 3： エッチバックメタル−側面図 上述のようにリバースエンジニアリング手法とはケミカルエッチングのことです。チェミカルエッチングにより ViaLink アンチヒューズビアは破壊されます。図 4 はエッチバックメタルの上面図を示しています。 図 4： エッチバックメタル−上面図 各アンチヒューズの状態を調べる唯一の方法はこれを断面的に裁断することだけであり、これによりチップのその他 領域が破壊される可能性が極めて高くなります。この方法は集束イオンビーム（ FIB） ミリングと呼ばれています。FIB は巨大な費用が掛かり、ハッカーがこれを成功させるにはプログラムリンクされている可能性のある領域を知ること が必須となりますが、これはほとんど不可能なことです。理論的にはこのリンクを特定できれば走査型電子顕微鏡 （ SEM） で確認出来ます。しかしこの方法でもプログラム処理された ViaLink と未処理の部分を見極めることは容易 なことではありません。図 5 は SEM の写真映像を提示してあります。 6 ©クイックロジック・コーポレーション www.quicklogic.co.jp クイックロジックデバイスにおけるセキュリティ 改定版 A 図 5： SEM 写真（ 倍率＝25,000 倍） デザイン機能の解読を阻止するもう一つの大きな障壁は ViaLink 数です。クイックロジックデバイスには膨大な数の ViaLink が装備されており、そのほんの僅かなものだけがプログラム処理されます。プログラム処理されたそれぞれ すべての接続がデザイン機能にとって極めて重要なものになります。例えば QL7180 Eclipse Plus デバイスにはお およそ 800 万の ViaLink が搭載されています。一般的なデザインではその内の 2％∼4％程度利用されます。すな わちプログラム処理された ViaLink 数は一般的に 160,000∼320,000 ということになります。またその 3/4 は未使用 ロジックの切離しに使用されるだけになります。残り1/4 の ViaLink がデザインに利用され、これは 40,000∼80,000 リンク程度になります。 僅か一つのアンチヒューズを誤認しただけでもクローン部品の動作不良を引き起こす可能性があります。したがって すべてのリンクをスキャンして確定するには数年も掛かることになり、リバースエンジニアリングは実効性の乏しいも のになります。今日まで、金属間アンチヒューズ FPGA で確認されたリバースエンジニアリング事例は皆無です。 ViaLink 技術のセキュリティの高さを証明する事例として VLSI Inc.が挙げられますが、同社はクイックロジックがライ センス供与した同種のアモルフォスシリコン技術をCapstone Project と呼ばれる米国連邦政府承認のデバイスに使 用しました。このプロジェクトは連邦政府が採用する次世代データ暗号処理規格（ DES2） を決定するためのものでし た。 結 論 FPGA 性能が向上し、ゲート単価が減少するにつれ、FPGA は多数の企業において各社独自の知的資産を具体化 するロジックデバイスとして採用される機会が増加しています。収益源である IP の保護手段は FPGA ベンダーにと って重要な課題となっています。機密性に敏感な多くのアプリケーションにおいて FPGA の基本技術に関するセキュ リティは FPGA ベンダー選択の重要な鍵となっています。 本書では適当な資金、ツールそして時間さえあればいかなるデバイスに対してもリバースエンジニアリングの可能性 が存在することを示しました。クローニングやリバースエンジニアリングに最も脆弱であるのは SRAM FPGA であり、 ASIC はその次になりますがその差はほんの僅かです。アンチヒューズベース FPGA の場合、これを破るには時間 と費用がかさむためハッカー対策には最高度のセキュリティを発揮します。このデバイスのリバースエンジニアリン グが完了するころには、当該 IP は対象とする市場において十分な時間を稼げることになります。 クイックロジックの特許 ViaLink 技術はアンチヒューズ技術が持つ基本的なセキュリティ面での特長をすべて兼ね備 えているため、デザインセキュリティがデザイン上の必須要件であれば、クイックロジック FPGA の採用が論理的な 選択肢となるはずです。 ©クイックロジック・コーポレーション www.quicklogic.co.jp 7 クイックロジックデバイスにおけるセキュリティ 改定版 A 参 考 文 献 • David Musker, Protecting & Exploiting Intellectual Property in Electronics, IBC Conferences, June 1998 • Brian Dipert, Cunning circuits confound crooks, EDN Magazine. October 2000 • Ross Anderson and Markus Kuhn, Tamper Resistance— a Cautionary Note, USENIX Workshop, November 1996 • J. Birkner et al, A very-high-speed field programmable gate array using metal to metal programmable elements, Microelectronics Journal, Vol. 23. • R. Wong and K. Gordon, Reliability Mechanism of the Unprogrammed Amorphous Silicon Antifuse, International Reliability and Physics Symposium, April 1994 8 • CAPSTONE (MYK-80) Specifications at http://cryptome.org/capstone.htm • Jean Kumagai,Chip Detectives, http://www.chipworks.com/news/11chipdetectives.html ©クイックロジック・コーポレーション www.quicklogic.co.jp クイックロジックデバイスにおけるセキュリティ 改定版 A お 問 い 合 わ せ 販売代理店 インターニックス株式会社 クイックロジック株式会社 〒163-1378 東京都新宿区西新宿区６−５−１ 新宿 アイランドタワー８F お問合せ： 0426-44-8786 Fax： 0426-48-5204 Web： http://www.internix.co.jp/ 〒222-0033 横浜氏港北区新横浜１−１３−１２ 電話： 045-470-5525 Fax： 045-470-5526 Web： http://www.quicklogic.co.jp/ Email： kawamori@quicklogic.com ソレキア株式会社 〒144-0051 東京都大田区西蒲田８−１６−６ 電話： 03-3739-6114 Fax： 03-3730-8825 Web： http://www.solekia.com/ マイクロテック株式会社 〒168-0063 東京都杉並区和泉２−７−５ 電話： 03-5300-5591 Fax： 03-5300-5530 Web： http://www.microtek.co.jp/ 改定履歴 改 定 改定 A 日 付 2003 年 1 月 作者および備考 Mehul Kochar 版権および商標について Copyright © 2002 QuickLogic Corporation 無断転載禁止 本文書に記載する内容は全版権を所有するQuickLogic Corporation の版権が適用される。QuickLogic Corporation は 製品などに関する定期的な修正を何人に対しても、また斯様な改定対象に通知することなく行う権利を留保するものとす る。本文書のコピー、複製、販売、その他手段により本文書のいかなる箇所の配布もQuickLogic 認定代表者の書面によ る事前の同意なしにこれを行うことを禁ずる。 QuickLogic（ クイックロジック） および QuickLogic ロゴ、pASIC、ViaLink、DeskFab さらに QuickWorks は QuickLogic Corporation の登録商標である。Eclipse 、QuickFC、QuickDSP、QuickDR、QuickSD、QuickTools、QuickCore、 QuickPro、SpDE、WebASIC および WebESP は QuickLogic Corporation の商標である。 ©クイックロジック・コーポレーション www.quicklogic.co.jp 9
© Copyright 2024 Paperzz
