簡単お手軽FPGA用TCP/UDP通信モジュール

簡単お手軽FPGA用TCP/UDP通信モジュール
Cyclone IV FPGA
簡単TCP/UDP (QSYSプロジェクト)
メイン CPU システム(参考デザイン)
NIOS II s/e/f
<cpu_m>
NIOS II s/e/f
<cpu_m>
DualPort
FIFO
OnChip
Memory
DualPort
FIFO
AvalonST
AvalonST
DualPort
FIFO
DualPort
FIFO
115200bps
UART
Cmd/Resp
UART
ScatterDMA
X 2ch
Descriptor
Memory
OnChip
Memory
TCP/IP
プロトコル
スタック
TripleSpeed
Tthernet
RGMII
1000/100/10
PHY
特徴
・本製品は、DE2-115用のQsysを含むQuartusIIのサンプルプロジェクト、ROMデータで構成されます。プロジェクトを論理合成
するだけですぐに
を体験できます。
・簡単シンプル、最初にIPアドレスやTCP/UDPポートなどの簡単な設定をしたらあとは用意されたRead/Write関数を使って、
でネットワーク上の他のデバイスとTCP/UDP通信が可能です。
データを読み書きするだけで、
・データはAvalonSTバスで転送されます。SPIやUART通信ではボトルネックになりがちですが、AvalonSTバスなので高速です。
FIFOへのアクセスクロックはメインCPU側から供給しますので、本モジュールのバスクロックに合わせる必要はありません。
・ハードウェアはQSYSで作られたソフトマクロです。バスクロック、CPUのキャッシュメモリの有無やサイズを変更したり、
FPGA内で他にお客様が使用するハードウェアリソースと競合する場合には、OnChipMemory を外部メモリへも
できます。（注意：外部メモリを使用する場合、キャッシュを使用しないと通信速度低下が予想されます）
・PC側の通信サンプルプログラムも添付。すぐに動作確認できます。Microsoft VisualStudio Express 用ソースプログラムも
添付されますので、お客様のPCアプリ作成時の参考にできます。
・組み込み機器としてのFPGAボードから、とりあえず簡単にPCへネットワーク接続したいという目的に特化してありますので、
安価な価格設定にしてあります。高価なプロトコルスタックやフルハードウェアIPまで必要ないという方向きです。
せっかくFPGAボードにイーサネットインターフェイスが搭載されているのに
使用しないでそのままになっているということはございませんか？
製品内容
・qar形式Quartus用プロジェクトファイル一式、(DE2_115ボード用）
ネットワークモジュールQsysおよび、参考接続システムQsysを含む
・ネットワークモジュール用ROMコード（MACアドレス固定）
・リファレンスデザイン、メインCPU用プログラムソースコード一式
・C関数インターフェイス仕様書
・合成およびボードへのダウンロード方法に関するドキュメント
・Windows用TCP/UDPテストプログラム、
VisualStudioExpress 用サンプルソースコード付き
GroveDesignService 八ヶ岳オフィス
〒408-0001 山梨県北杜市高根町長澤4986-1148
http://grove-design-service.com/
email : grove_design@mbr.nifty.com 森徳康
簡単お手軽FPGA用TCP/UDPモジュール
ボード上のプログラミング
TCP/IPモジュールとの通信プログラムは用意されてい
ますので、ボード上のメインCPUのプログラムはとて
も簡単です。openして、read/writeしてcloseするだ
けですので標準入出力のプログラミングができる方なら
誰でも使用できます。面倒なTCPのプロトコルを理解す
る必要はありません。
#include "tseif.h"
void tcp_test(bool useDHCP,bool isTCPActive)
{
int n;
TSE_init("AC:DE:48:00:00:00", "192.168.11.2", useDHCP);
if(isTCPActive) {
if(!TSE_open("192.168.11.3", "TCP-A", 2001)) return;
} else {
if(!TSE_open("192.168.11.3", "TCP-P", 2001)) return;
}
対応ボード、対応FPGA
現在 TerasIC社製 DE2-115ボードにのみ対応してい
ますが、ALTERA製FPGAと対応可能なEthenetPHY
が搭載されているFPGAボードでしたら、ポーティング
いたします。
対応可能PHY
・Marvell 88E1111/88E1145
・National DP83865/DP83848C (10/100)
・Micrel KSZ9021/8041等
・SMSC LAN8720
・そのほか仕様が開示されているもの
n = TSE_read(buf, n);
// echo back
n = TSE_write(buf, n);
TSE_close();
}
PCでのプログラミング
Visual Stdio Express 2012 for Windows Desktop
は現在無償にて評価版がダウンロードできます。サンプ
ルプログラムを参考にして、PCからFPGAボードの各
種設定をするようなプログラムや、FPGAボードから送
られてくるデータをPCに蓄積するようなプログラムも
作成可能です。
対応プロトコル
現在サポートされているプロトコルはIP,ICMP,UDP.
TCP,.ARP,DHCP Clientです。これだけで、ネットワ
ークにつないでIPアドレスを確定し、TCP/UDP通信が
可能です。現在サポートされていないプロトコルや上位
レイヤが必要な場合には別途有償にて開発いたします。
安価にできる方法を一緒に考えますので、お気軽にご相
談ください。
カスタマイズ、サポート
・ハードウェアのカスタマイズ方法がよくわからない
あるいは、標準の機能ではやりたいことができない
という場合には、カスタマイズを行うことができま
す。
・使い方は簡単ですが、どうしてもわからない場合には
電子メールおよび電話（Skype)での有償サポート
(\60,000/月～）も行っております。
ライセンス形態
・シングルライセンス：
FPGAボード1台づつにライセンスをします。MACアドレスが固定
されます。お客様指定MACアドレス、もしくはプライベートアドレ
ス）指定されたMACアドレスでないと初期化できません。
1台分：\29,800
2台分：\49,800
4台分：\79,800
・プロジェクトライセンス：最大６５５３６台まで
価格はお問い合わせください。
（MACアドレスの上位が固定されます。）
免責事項
・本製品はソフトマクロです。お客様回路を含めた論理
合成やフィッティングによってタイミングバイオレー
ションなどにより動作不良や不安定になる可能性がご
ざいますことをご了承ください
・CPUの速度やキャッシュの有無、使用されるメモリ
の動作速度などにより最大通信速度は変化します。
PHYが1000BaseTで接続を行ったとしても、最大
通信速度はCPUの処理速度によって制限されます。
トータルのスループットを保障するものではありませ
ん。
GroveDesignService 八ヶ岳オフィス
〒408-0001 山梨県北杜市高根町長澤4986-1148
http://grove-design-service.com/
email : grove_design@mbr.nifty.com 森徳康

Download Report